太阳城集团

  • / 47
  • 下载费用:30 金币  

半导体装置及其制造方法.pdf

摘要
申请专利号:

太阳城集团CN201210214671.9

申请日:

2009.01.20

公开号:

CN102768965B

公开日:

2015.01.14

当前法律状态:

有效性:

法律详情: 专利权人的姓名或者名称、地址的变更IPC(主分类):H01L 21/60变更事项:专利权人变更前:瑞萨电子株式会社变更后:瑞萨电子株式会社变更事项:地址变更前:日本神奈川县变更后:日本东京|||授权|||实质审查的生效IPC(主分类):H01L 21/60申请日:20090120|||公开
IPC分类号: H01L21/60; H01L21/56; H01L23/495; H01L23/29 主分类号: H01L21/60
申请人: 瑞萨电子株式会社
发明人: 谷藤雄一; 中条卓也; 冈浩伟
地址: 日本神奈川县
优先权: 2008.01.28 JP 2008-016551
专利代理机构: 北京律盟知识产权代理有限责任公司 11287 代理人: 刘国伟
PDF完整版下载: PDF下载
法律状态
申请(专利)号:

CN201210214671.9

授权太阳城集团号:

|||102768965B||||||

法律状态太阳城集团日:

太阳城集团2017.12.26|||2015.01.14|||2012.12.26|||2012.11.07

法律状态类型:

太阳城集团专利权人的姓名或者名称、地址的变更|||授权|||实质审查的生效|||公开

摘要

本发明涉及半导体装置及其制造方法。本发明使得介于半导体芯片和芯片垫部之间的导电性接着剂的接合可靠性提高。硅芯片3A搭载在与漏极引线Ld一体形成的芯片垫部4D上,且在硅芯片3A的主面上形成有源极垫7。硅芯片3A的背面构成一功率MOSFET的漏极,且经由Ag膏5而接合于芯片垫部4D上。源极引线Ls与源极垫7是通过Al带10而电连接。在硅芯片3A的背面上形成有Ag纳米粒子涂膜9A,在芯片垫部4D与引线(漏极引线Ld、源极引线Ls)的表面上形成有Ag纳米粒子涂膜9B。

权利要求书

1: 一种半导体装置的制造方法, 其包含以下步骤 : (a) 准备具有芯片搭载部和配置在所述芯片搭载部附近的第一引线的引线框 ; (b) 将 Ag 膏供给到所述芯片搭载部上 ; (c) 经由所有 Ag 膏将半导体芯片搭载在所述芯片搭载部上 ; (d) 在所述 (c) 步骤之后, 使所述 Ag 膏固化, 以此将所述芯片搭载部与所述半导体芯片 的背面经由所述 Ag 膏而黏接在一起 ; 及 (e) 在所述 (d) 步骤之后, 通过导电体将所述第一引线与所述半导体芯片的第一垫电 连接 ; 其中所述 Ag 膏包含 Ag 填料, 作为基础树脂的第一热固性树脂和由第二热固性树脂所 构成的衬垫树脂。
2: 根据权利要求 1 所述的半导体装置的制造方法, 其中所述衬垫树脂的粒径为 8μm ~ 20μm。
3: 根据权利要求 1 所述的半导体装置的制造方法, 其中所述导电体是金属带。
4: 根据权利要求 3 所述的半导体装置的制造方法, 其中通过施加超声波振动能量将所述金属带与所述第一引线和所述半导体芯片的第 一垫连接。
5: 根据权利要求 1 所述的半导体装置的制造方法, 其中将功率 MOSFET 形成在所述半导体芯片上, 其中所述第一垫包括所述功率 MOSFET 的源极电极, 及 其中所述功率 MOSFET 的漏极电极形成在所述半导体芯片的背面上。
6: 根据权利要求 1 所述的半导体装置的制造方法, 进一步包括如下步骤 : (f) 在所述 (e) 步骤之后, 对所述芯片搭载部、 所述半导体芯片、 所述导电体和所述第 一引线的内部引线部加以树脂密封。
7: 一种半导体装置, 包括 引线框, 其具有芯片垫部和配置在所述芯片垫部附近的第一引线 ; 半导体芯片, 其以面朝上方式搭载在所述芯片垫部上, 且在所述半导体芯片的主面上 具有第一垫 ; 导电体, 其将所述第一引线与所述第一垫电连接 ; 及 树脂封装, 其将所述芯片垫部、 所述半导体芯片、 所述导电体和所述第一引线的内部引 线部加以密封, 其中所述芯片垫部与所述半导体芯片的背面经由 Ag 膏而黏接在一起, 所述 Ag 膏含有 Ag 填料、 作为基础树脂的第一热固性树脂和由第二热固性树脂所构成的衬垫树脂。
8: 根据权利要求 7 所述的半导体装置, 其中所述衬垫树脂的粒径为 8μm ~ 20μm。
9: 根据权利要求 7 所述的半导体装置, 其中用于将所述第一引线与所述第一垫电连接的所述导电体是金属带。
10: 根据权利要求 9 所述的半导体装置, 其中将功率 MOSFET 形成在所述半导体芯片上, 2 其中所述第一垫包括所述功率 MOSFET 的源极电极, 及 其中所述功率 MOSFET 的漏极电极形成在所述半导体芯片的背面上。

说明书


半导体装置及其制造方法

     本案是申请日为 2009 年 1 月 20 日, 申请号为 200910005255.6, 发明名称为 “半导 体装置及其制造方法” 的发明专利申请的分案申请。技术领域
     本发明涉及一种半导体装置及其制造技术, 特别涉及一种应用于具有封装的 功率半导体装置中而有效的技术, 所述封装是指经由导电性接着剂等而将半导体芯片 (semiconductor chip) 接合于引线框的芯片垫 (die pad) 部上。 背景技术 便携式太阳城集团设备的电力控制开关或者充放电保护电路开关等所使用的功率 MOSFET(Metal Oxide Semiconductor Field Effect Transistor, 金属氧化物半导体场效 应晶体管 ), 是被密封在 SOP(Small OutLine Package, 小外型封装 )8 等的小型表面安装封 装中。
     此种功率半导体装置用表面安装封装例如具有如下构造。即, 形成有功率 MOSFET 的半导体芯片以其主面朝上的状态而搭载在与漏极引线一体形成的芯片垫部之上, 且经由 Ag 膏的等导电性接着剂而黏接到芯片垫部上。在半导体芯片的背面上, 形成有连接于功率 MOSFET 的漏极的漏极电极。 另一方面, 在半导体芯片的主面上, 形成有源极垫与栅极垫。 为 了降低功率 MOSFET 的导通电阻, 源极垫是以相比栅极垫较大的面积所构成。源极垫与栅极 垫分别经由 Au 线而与引线电连接。而且, 这些构件 ( 芯片垫部、 半导体芯片、 Au 线、 引线 ) 利用模铸树脂而密封。
     在技术论文 11th Symposium on“Microjoining and Assembly Technology in Electronics” , pp233-238, (2005.2)( 非专利文献 1) 中, 报告了如下内容 : 作为功率半导体 装置用的导电性接着剂, 对在现有的 Ag 膏中混合有 Ag 纳米粒子而形成的纳米复合 Ag 膏材 料的使用进行了研究。
     而且, 日本专利特开 2005-277168 号公报 ( 专利文献 1) 中揭示有一种功率半导体 装置用封装, 其利用由铜或铜合金所构成的板状的夹具将半导体芯片的源极垫与引线加以 电连接而形成。此专利文献中所揭示的封装是利用导电性接着剂将源极垫与夹具、 以及引 线与夹具分别黏接在一起。此导电性接着剂的特征在于 : 在黏合树脂中含有由具有塑性的 铝或铟等组成的导电性粒子, 因黏接而导致的塑性变形前的所述导电性接着剂的至少一部 分的粒径, 具有被黏接的源极垫与夹具的间隙距离、 及引线与夹具的间隙距离的最大值以 上的尺寸。
     专利文献 1 : 日本专利特开 2005-277168 号公报
     非专利文献 1 : 11th Symposium on “Microjoining and Assembly Technology in Electronics” , pp233-238, (2005.2)
     发明内容近年来, 随着功率半导体装置的高性能化, 要求进一步降低功率 MOSFET 的导通电 阻。因此, 以前, 对于以具有可挠性的金属带 (metal ribbon) 将经由 Au 线而电连接的源极 垫与引线加以连接的情况进行了研究。 此金属带例如是由厚度为数百微米 (μm) 左右的 Al 箔或 Cu 箔等所构成, 其宽度随着源极垫的宽度而有所不同, 但一般为 1mm 左右。因此, 通过 金属带将源极垫与引线加以连接, 从而与通过 Au 线将源极垫与引线加以连接的情况相比, 可大幅降低源电阻 (source resistance)。
     为了将金属带连接到源极垫和引线上, 使用了利用有超声波振动的楔焊 (wedge bonding) 法。然而, 金属带焊接时施加到源极垫表面的超声波振动能量, 远大于 Au 线焊接 时施加到源极垫表面的超声波振动能量 ( 一般为 5W ~ 10W 左右 )。因此, 当利用金属带来 连接源极垫与引线时, 介在于半导体芯片和芯片垫部之间的 Ag 膏等的导电性接着剂会因 超声波振动能量而受到损伤。 其结果产生如下不良情况 : 导电性接着剂的接着强度会降低 ; 或者在金属带焊接时硅芯片会从芯片垫部剥离 ; 或者导电性接着剂的导电率会降低等。
     本发明的目的在于提供一种使得介在于半导体芯片和芯片垫部之间的导电性接 着剂的接合可靠性提高的技术。
     本发明的其它目的在于提供一种推进功率半导体装置大容量化的技术。
     本发明的所述以及其它目的和新颖特征可根据本说明书的记述及附图而明确了解。 本申请案所揭示的发明中, 对代表性内容的概要的简单说明如下所述。
     本发明的半导体装置包含 : 引线框, 其具有芯片垫部和配置在所述芯片垫部附近 的第一引线 ; 半导体芯片, 其以面朝上 (face up) 方式搭载在所述芯片垫部上, 且在主面上 具有第一垫 ; 导电体, 其将所述第一引线与所述第一垫加以电连接 ; 及树脂封装, 其将所述 芯片垫部、 所述半导体芯片、 所述导电体和所述第一引线的内部引线部加以密封 ; 且在所述 引线框的表面上, 形成有将 Ag 的纳米粒子烧结所成的第一多孔金属层 ; 所述芯片垫部与所 述半导体芯片的背面经由 Ag 膏而黏接在一起。
     本发明的半导体装置的制造方法包含以下步骤 : (a) 准备具有芯片垫部和配置在 所述芯片垫部附近的第一引线的引线框, 并在所述引线框的表面上, 形成将 Ag 的纳米粒子 烧结所成的第一多孔金属层 ; (b) 准备在主面上具有第一垫的半导体芯片 ; (c) 在将 Ag 膏 供给于所述芯片垫部上之后, 以面朝上方式将所述半导体芯片搭载在所述芯片垫部上 ; (d) 在所述 (c) 步骤之后, 使所述 Ag 膏固化, 以此将所述芯片垫部与所述半导体芯片的背面经 由所述 Ag 膏而黏接在一起 ; (e) 在所述 (d) 步骤之后, 通过导电体将所述第一引线与所述 第一垫加以电连接 ; 及 (f) 在所述 (e) 步骤之后, 对所述芯片垫部、 所述半导体芯片、 所述导 电体和所述第一引线的内部引线部加以树脂密封。
     [ 发明的效果 ]
     本申请案所揭示的发明中, 对于代表性内容所获得的效果的简单说明如下所述。
     使得介在于半导体芯片和芯片垫部之间的导电性接着剂的接合可靠性提高。
     附图说明
     图 1 是表示作为本发明实施形态 1 的半导体装置的外观的俯视图。 图 2 是表示作为本发明实施形态 1 的半导体装置的外观的侧视图。图 3 是表示作为本发明实施形态 1 的半导体装置的内部构造的俯视图。
     图 4 是沿着图 3 的 A-A 线的剖面图。
     图 5 是沿着图 3 的 B-B 线的剖面图。
     图 6 是将硅芯片与芯片垫部的接合部放大表示的剖面图。
     图 7 是表示硅芯片上所形成的功率 MOSFET 的主要部分剖面图。
     图 8 是表示包含形成在硅芯片上的源极垫、 栅极垫和栅极配线在内的最上层的导 电膜与下层的栅极电极的俯视图。
     图 9 是表示实施形态 1 中所使用的引线框的制造步骤的流程图。
     图 10(a) 是表示作为实施形态 1 中所使用的引线框的原料的铜条的侧视图, 图 10(b) 是此铜条的部分俯视图。
     图 11 是表示引线框的完成状态的俯视图。
     图 12 是表示实施形态 1 中所使用的硅芯片的制造步骤的流程图。
     图 13(a)、 (b)、 (c) 是以步骤顺序来表示在半导体晶片的背面上形成 Ag 纳米粒子 涂膜的方法的说明图。
     图 14 是表示实施形态 1 的半导体装置的制造步骤的流程图。
     图 15 是实施形态 1 的半导体装置的制造步骤中所使用的分配器的侧视图。
     图 16 是表示实施形态 1 的半导体装置的制造方法的引线框的主要部分俯视图。
     图 17 是表示实施形态 1 的半导体装置的制造方法的引线框的主要部分俯视图。
     图 18 是实施形态 1 的半导体装置的制造步骤中所使用的楔形工具的主要部分侧 视图。
     图 19 是表示实施形态 1 的 Al 带的焊接步骤的主要部分剖面图。
     图 20 是表示实施形态 1 的 Al 带的焊接步骤的主要部分剖面图。
     图 21 是表示实施形态 1 的 Al 带的焊接步骤的主要部分剖面图。
     图 22 是表示实施形态 1 的 Al 带的焊接步骤的主要部分剖面图。
     图 23 是表示实施形态 1 的半导体装置的制造方法的引线框的主要部分俯视图。
     图 24 是表示实施形态 1 的半导体装置的制造方法的引线框的主要部分俯视图。
     图 25 是表示作为本发明实施形态 2 的半导体装置的内部构造的俯视图。
     图 26 是沿着图 25 的 C-C 线的剖面图。
     图 27 是表示实施形态 2 的半导体装置的制造步骤的流程图。
     图 28 是表示实施形态 2 的半导体芯片的焊接方法的概略剖面图。
     图 29 是表示作为本发明实施形态 3 的半导体装置的剖面图。
     图 30 是表示作为本发明实施形态 4 的半导体装置的表面侧外观的俯视图。
     图 31 是表示作为本发明实施形态 4 的半导体装置的背面侧外观的俯视图。
     图 32 是表示作为本发明实施形态 4 的半导体装置的内部构造的俯视图。
     图 33 是表示实施形态 4 中所使用的 Ag 膏的制造步骤的流程图。
     图 34 是表示实施形态 4 的半导体装置的制造步骤的流程图。
     图 35 是对实施形态 4 中所使用的 Ag 膏的效果加以说明的示图。
     图 36 是表示 Ag 膏厚度与 Ag 膏断裂超声波输出间的关系的图表。
     图 37 是表示 Ag 膏厚度与金属带焊接时施加到 Ag 膏上的最大应力间的关系的图表。
     [ 符号的说明 ] 1A、 1B、 1C 半导体装置 (SOP8) 2 模铸树脂 3A、 3B 硅芯片 4D 芯片垫部 5 Ag 膏 5A Ag 填料 5B 环氧树脂 6 漏极电极 7 源极垫 ( 源极电极 ) 8 栅极垫 9A、 9B Ag 纳米粒子涂膜 ( 多孔金属层 ) 10 Al 带 11 Au 线 12 14 15 20 21 22 23 24 25 26A 26B 27 28 29 30、 31 32、 33 34 35 36、 37、 38 40 41 42 44 45 硅晶片 Ag 膏 衬垫树脂 n+ 型单晶硅基板 n- 型单晶硅层 p 型井 氧化硅膜 槽 氧化硅膜 ( 栅极氧化膜 ) 多晶硅膜 ( 栅极电极 ) 栅极引出电极 p- 型半导体区域 p 型半导体区域 n+ 型半导体区域 ( 源极 ) 氧化硅膜 连接孔 栅极配线 p+ 型半导体区域 Al 配线 铜条 分配器 注射器 楔形工具 带导向件7CN 102768965 A
     说切刀 芯片焊接平台 焊接夹头 引线 漏极引线 引线框 栅极引线 源极引线明书5/14 页46 48 49 L Ld LF Lg Ls具体实施方式
     以下, 根据附图来详细说明本发明的实施形态。 另外, 在用以说明实施形态的所有 图中, 对于相同的构件, 原则上标注相同的符号, 并省略其重复的说明。 而且, 在以下的实施 形态中, 除了特别必要时以外, 原则上不重复进行同一或者同样的部分的说明。
     ( 实施形态 1)
     图 1 ~图 5 是表示本实施形态的半导体装置的示图, 图 1 是表示外观的俯视图, 图 2 是表示外观的侧视图, 图 3 是表示内部构造的俯视图, 图 4 是沿着图 3 的 A-A 线的剖面图, 图 5 是沿着图 3 的 B-B 线的剖面图。
     本实施形态的半导体装置 1A 是作为小型表面安装封装的一种的 SOP8 所应用的装 置。在由环氧系树脂所构成的模铸树脂 2 的外部, 露出有构成 SOP8 的外部连接端子的八条 引线 L 的外部引线部。在图 1 所示的引线 L 中, 从第一条引线到第三条引线是源极引线 Ls, 第四条引线是栅极引线 Lg, 从第五条引线至第八条引线是漏极引线 Ld。
     在模铸树脂 2 的内部, 密封有例如具有长边 × 短边= 3.9mm×2.2mm 的平面尺寸 的硅芯片 3A。在此硅芯片 3A 的主面上, 形成有功率 MOSFET, 此功率 MOSFET 使用于例如便 携式太阳城集团设备的电力控制开关或充放电保护电路开关等。太阳城集团此功率 MOSFET 的构成, 将于 以下叙述。
     硅芯片 3A 是以其主面朝上的状态而搭载在与四条漏极引线 Ld( 第五条引线~第 八条引线 ) 一体形成的芯片垫部 4D 上。在硅芯片 3A 的背面上, 形成有连接于功率 MOSFET 的漏极的漏极电极 6, 在此漏极电极 6 的表面上, 形成有 Ag 纳米粒子涂膜 ( 第二多孔金属 层 )9A。另一方面, 芯片垫部 4D 和八条引线 L( 第一条引线~第八条引线 ) 是由铜所构成, 在它们的全体表面或者一部分表面上, 形成有 Ag 纳米粒子涂膜 ( 第一多孔金属层 )9B。而 且, 在两层 Ag 纳米粒子涂膜 9A、 9B 之间, 形成有 Ag 膏 5。即, 硅芯片 3A 的漏极电极 6 与芯 片垫部 4D 是通过两层 Ag 纳米粒子涂膜 9A、 9B 和介在于它们之间的 Ag 膏 5 而彼此接合。
     在硅芯片 3A 的主面上, 形成有源极垫 ( 源极电极 )7 和栅极垫 8。源极垫 7 和栅极 垫 8 是由形成在硅芯片 3A 最上层的 Al 合金膜所构成。为了降低功率 MOSFET 的导通电阻, 源极垫 7 是以相比栅极垫 8 较大的面积所构成。基于同样的理由, 硅芯片 3A 的背面的整个 面构成功率 MOSFET 的漏极电极 6。
     本实施形态的半导体装置 1A 中, 三条源极引线 Ls( 第一条引线~第三条引线 ) 在 模铸树脂 2 的内部连结, 此连结的部分与源极垫 7 是通过 Al 带 10 而电连接。Al 带 10 的厚 度为 0.1mm 左右, 宽度为 1mm 左右。为了降低功率 MOSFET 的导通电阻, 较理想的是使 Al 带10 的宽度接近源极垫 7 的宽度从而增大 Al 带 10 与源极垫 7 的接触面积。另一方面, 一条 栅极引线 Lg( 第四条引线 ) 与栅极垫 8 是通过一条 Au 线 11 而电连接。
     图 6 是将硅芯片 3A 与芯片垫部 4D 的接合部放大表示的剖面图。硅芯片 3A 的背 面上形成有漏极电极 6, 此漏极电极 6 的表面上形成有 Ag 纳米粒子涂膜 9A。同样, 芯片垫 部 4D 的表面上形成有 Ag 纳米粒子涂膜 9B。漏极电极 6 例如是由从靠近硅芯片 3A 处起依 次积层有 Ti 膜、 Ni 膜、 Au 膜而成的金属膜所构成, 最表面的 Au 膜例如是以 100nm ~ 5μm 的膜厚所形成。而且, Ag 纳米粒子涂膜 9A、 9B 各自的膜厚例如为 100nm ~ 10μm。
     另一方面, 介在于 Ag 纳米粒子涂膜 9A、 9B 之间的 Ag 膏 5 是由将 Ag 填料 5A 混入 到环氧树脂 5B 中而成的导电性树脂所构成, 其膜厚例如为 10μm ~ 20μm。而且, Ag 膏 5 中的 Ag 填料 5A 的含量为 65wt%~ 98wt%。如果 Ag 填料 5A 的含量小于 65wt%, 则电性导 通特性不充分, 如果所述含量大于 98wt%, 则接着特性会下降。
     此处, Ag 膏 5 中所含的 Ag 填料 5A 的平均粒径例如为 0.5μm ~ 50μm, 与此相对, 构成 Ag 纳米粒子涂膜 9A、 9B 的 Ag 粒子的平均粒径例如为 1nm ~ 50nm, 从而其具有与 Ag 填 料 5A 相比非常微细的特征。而且, Ag 纳米粒子涂膜 9A、 9B 成为微细的 Ag 粒子彼此熔合、 凝集而粗大化的多孔质构造, 且成为膜表面的凹凸也显着而富有起伏的膜。因此, 与 Ag 纳 米粒子涂膜 9A、 9B 各自的界面相接触的区域的 Ag 膏 5, 是在环氧树脂 5B 侵入到 Ag 纳米粒 子涂膜 9A、 9B 的孔内的状态下固化。由此, 在环氧树脂 5B 的锚定效果 (anchor effect) 的 作用下, 硅芯片 3A 的漏极电极 6 与 Ag 膏 5、 以及芯片垫部 4D 与 Ag 膏 5 分别被牢固地接合 在一起, 从而硅芯片 3A 与芯片垫部 4D 的界面剥离得到抑制。 而且, 本实施形态的 SOP8 不仅在搭载有硅芯片 3A 的芯片垫部 4D 的上表面、 而且 在芯片垫部 4D 的背面及八条引线 L 各自的整个表面上, 均形成有 Ag 纳米粒子涂膜 9B。因 此, 与 Ag 纳米粒子涂膜 9B 的界面相接触的区域的模铸树脂 2 是在侵入到 Ag 纳米粒子涂膜 9B 的孔内的状态下固化。由此, 利用模铸树脂 2 的锚定效果, 芯片垫部 4D 的背面与模铸树 脂 2、 以及封装内部的引线 L 与模铸树脂 2 分别被牢固地接合在一起, 从而芯片垫部 4D 的背 面与模铸树脂 2 的界面剥离、 以及引线 L 与模铸树脂 2 的界面剥离也得到抑制。
     接着, 对形成在所述硅芯片 3A 上的功率 MOSFET 进行简单说明。图 7 是表示作为 功率 MOSFET 的一例的 n 通道型的沟槽栅极型功率 MOSFET 的硅芯片 3A 的主要部分剖面图。
     在 n+ 型单晶硅基板 20 的主面上, 利用外延生长法而形成有 n- 型单晶硅层 21。n+ 型单晶硅基板 20 和 n- 型单晶硅层 21 构成一功率 MOSFET 的漏极。
     在 n- 型单晶硅层 21 的一部分上, 形成有 p 型井 22。而且, 在 n- 型单晶硅层 21 的 表面的一部分上, 形成有氧化硅膜 23, 在另一部分上形成有多个槽 24。在 n- 型单晶硅层 21 的表面中的被氧化硅膜 23 所覆盖的区域构成元件分离区域, 形成有槽 24 的区域构成元件 形成区域 ( 主动区域 )。 槽 24 的平面形状是四角形、 六角形、 八角形等的多角形或者朝一方 向延伸的条纹状 ( 未图示 )。
     在槽 24 的底部和侧壁上, 形成有构成功率 MOSFET 的栅极氧化膜的氧化硅膜 25。 而且, 在槽 24 的内部, 埋入有构成功率 MOSFET 的栅极电极的多晶硅膜 26A。 另一方面, 在氧 化硅膜 23 的上部, 形成有由多晶硅膜所构成的栅极引出电极 26B, 所述多晶硅膜是以与构 成所述栅极电极的多晶硅膜 26A 相同的步骤堆积而成。栅极电极 ( 多晶硅膜 26A) 与栅极 引出电极 26B 在未图示的区域中电连接。
     在元件形成区域的 n- 型单晶硅层 21 上, 形成有相比槽 24 较浅的 p- 型半导体区域 27。此 p- 型半导体区域 27 构成一功率 MOSFET 的通道层。在 p- 型半导体区域 27 的上部, 形成有相比 p- 型半导体区域 27 的杂质浓度较高的 p 型半导体区域 28, 且在 p 型半导体区 + 域 28 的上部, 形成有 n 型半导体区域 29。p 型半导体区域 28 构成一功率 MOSFET 的穿通 阻止层 (punchthrough stopper layer), n+ 型半导体区域 29 构成源极。
     在形成有所述功率 MOSFET 的元件形成区域的上部、 及形成有栅极引出电极 26B 的 元件分离区域的上部, 形成有两层氧化硅膜 30、 31。在元件形成区域上, 形成有贯穿氧化硅 + 膜 31、 30、 p 型半导体区域 28 和 n 型半导体区域 29 而到达 p 型半导体区域 27 的连接孔 32。而且, 在元件分离区域上, 形成有贯穿氧化硅膜 31、 30 而到达栅极引出电极 26B 的连接 孔 33。
     在包含连接孔 32、 33 内部的氧化硅膜 31 的上部, 形成有由薄的 TiW( 钛钨 ) 膜和 厚的 Al 膜的积层膜所构成的源极垫 7 及栅极配线 34。形成在元件形成区域上的源极垫 7 是穿过连接孔 32 而电连接于功率 MOSFET 的源极 (n+ 型半导体区域 29)。在此连接孔 32 的 底部, 形成有用以使源极垫 7 与 p- 型半导体区域 27 欧姆接触的 p+ 型半导体区域 35。而且, 形成在元件分离区域上的栅极配线 34 是经由连接孔 33 下部的栅极引出电极 26B 而连接于 功率 MOSFET 的栅极电极 ( 多晶硅膜 26A)。
     在源极垫 7 上, 经楔焊法而电连接有 Al 带 10 的一端。为了缓和焊接 Al 带 10 时 功率 MOSFET 所受到的冲击, 较理想的是将源极垫 7 在氧化硅膜 32、 33 上部的厚度设为 3μm 以上。
     图 8 是表示包含形成在硅芯片 3A 上的源极垫 7、 栅极垫 8 和栅极配线 34 在内的最 上层的导电膜与下层的栅极电极 ( 多晶硅膜 26A) 的俯视图。栅极配线 34 电连接于栅极垫 8, 源极垫 7 电连接于 Al 配线 36。而且, 在硅芯片 3A 的外周部, 形成有 Al 配线 37、 38。栅极 垫 8 和 Al 配线 36、 37、 38 是由与源极垫 7 和栅极配线 34 相同层的导电膜 (TiW 膜与 Al 膜的 积层膜 ) 所构成。在实际的硅芯片 3A 中, 栅极配线 34 和 Al 配线 36、 37、 38 是由未图示的 表面保护膜所覆盖, 因此在硅芯片 3A 的表面上仅露出有所述最上层的导电膜中的源极垫 7 与栅极垫 8。另外, 在图 7 所示的例中, 由于是将形成有栅极电极 ( 多晶硅膜 26A) 的槽 24 的平面形状设为四角形, 所以栅极电极 ( 多晶硅膜 26A) 的平面形状也成为四角形。
     接着, 对以所述方式构成的 SOP8( 半导体装置 1A) 的制造方法进行说明。图 9 表 示构成芯片垫部 4D 与引线 L 的引线框的制造流程。为了制造引线框, 首先, 准备如图 10 所 示的引线框用的铜条 40。图 10(a) 是卷绕成螺旋状的铜条 40 的整体图, 图 10(b) 是表示其 一部分的俯视图。铜条 40 例如是由厚度为 100μm ~ 150μm 左右的铜板或铜合金板所构 成。
     然后, 在此铜条 40 的整个面上形成膜厚为 100nm ~ 10μm 左右的 Ag 纳米粒子涂 膜 9B。具体而言, 调制出使 Ag 纳米粒子分散于挥发性有机溶剂或纯水等中的分散液, 并利 用浸渍法或喷涂法等将所述分散液粘附到铜条 40 的整个面上。此时, 也可以向分散液中添 加有机树脂等而调节粘度。
     接下来, 在 250℃~ 400℃的大气中对所述铜条 40 进行加热、 煅烧。由此, 分散液 中的溶剂及树脂成分消失, Ag 纳米粒子彼此开始熔合, 同时与铜条 40 的表面开始熔合。在 此加热、 煅烧步骤中, 并非进行积极的加压处理, 因此即便随着煅烧处理温度的上升或者太阳城集团的经过而使 Ag 纳米粒子彼此的熔合不断推进, Ag 纳米粒子涂膜 9B 也不会致密化。 因此, 煅烧后的 Ag 纳米粒子涂膜 9B 成为在表面或内部形成有许多微细孔的多孔膜。而且, 与铜 条 40 接触的界面成为局部金属接合的状态。
     其次, 在氢气体环境中对铜条 40 进行还原处理, 以此将所述加热、 煅烧步骤中所 生成的铜条 40 表面的氧化层去除, 再对铜条 40 进行压制成形, 形成如图 11 所示的引线框 LF。 这样, 根据在铜条 40 的表面直接形成 Ag 纳米粒子涂膜 9B 的方法, 还具有以下优点, 即, 可省略在通常的引线框的制造步骤中对铜条 40 表面进行镀敷处理的步骤。
     另一方面, 与所述引线框 LF 的制造并行, 根据图 12 所示的制造流程, 在硅芯片 3A 的背面形成 Ag 纳米粒子涂膜 9A。具体而言, 首先, 准备如图 13(a) 所示的在背面形成有漏 极电极 6 的硅晶片 12。在此硅晶片 12 的主面上, 按照晶片处理过程 (wafer process) 而形 成如图 7 所示的功率 MOSFET, 且在背面上, 依次蒸镀 Ti 膜、 Ni 膜、 Au 膜而形成漏极电极 6。
     接 着, 如 图 13(b) 所 示, 利 用 旋 涂 法 等 在 硅 晶 片 12 的 整 个 背 面 形 成 膜 厚 为 100nm ~ 10μm 左右的 Ag 纳米粒子涂膜 9A。Ag 纳米粒子涂膜 9A 的原料可使用与所述 Ag 纳米粒子涂膜 9B 的原料 ( 分散液 ) 相同的原料。
     接着, 在 250℃~ 400℃的大气中对所述硅晶片 12 进行加热、 煅烧。由此, 分散液 中的溶剂及树脂成分消失, Ag 纳米粒子彼此开始熔合, 同时与漏极电极 6 的表面开始熔合。 在此加热、 煅烧步骤中, 并非进行积极的加压处理, 因此即便随着煅烧处理温度的上升或时 间的经过而使 Ag 纳米粒子彼此的熔合不断推进, Ag 纳米粒子涂膜 9A 也不会致密化。 因此, 煅烧后的 Ag 纳米粒子涂膜 9A 成为在表面或内部形成有许多微细孔的多孔膜。而且, 与漏 极电极 6 接触的界面成为局部金属接合的状态。 其次, 利用药液或纯水来清洗硅晶片 12, 以此将在所述加热、 煅烧步骤中生成的氧 化层等异物去除, 接着如图 13(c) 所示, 使用金刚石刀片等对硅晶片 12 进行切割, 从而获得 在漏极电极 6 的表面形成有 Ag 纳米粒子涂膜 9A 的硅芯片 3A。
     图 14 是表示包含所述图 9 和图 12 所示的制造流程的 SOP8( 半导体装置 1A) 的全 体制造流程的示图。
     为了将硅芯片 3A 搭载在以所述方法而制造的引线框 LF 的芯片垫部 4D 上, 首先, 如图 15 所示, 将 Ag 膏 5 填充到分配器 41 的注射器 42 内, 且如图 16 所示, 将 Ag 膏 5 供给 到引线框 LF 的芯片垫部 4D 上。接着, 如图 17 所示, 将主面朝上的硅芯片 3A 按压到芯片垫 部 4D 上。此时, Ag 膏 5 中所含的未固化的液状环氧树脂的一部分会浸入到 Ag 纳米粒子涂 膜 9A、 9B 的微细的孔内。
     然后, 以 200℃左右的温度对引线框 LF 进行加热以使 Ag 膏 5 固化。当进行此固 化处理时, Ag 膏 5 中的环氧树脂在其一部分进入到 Ag 纳米粒子涂膜 9A、 9B 的微细的孔内 的状态下固化。因此, 在 Ag 纳米粒子涂膜 9A、 9B 与 Ag 膏 5 的界面上机械锚定效果会发挥 作用, 从而硅芯片 3A 与芯片垫部 4D 经由 Ag 纳米粒子涂膜 9A、 9B 及 Ag 膏 5 而牢固地密着。 而且, 在 Ag 纳米粒子涂膜 9A 与漏极电极 6 的界面、 以及 Ag 纳米粒子涂膜 9B 与芯片垫部 4D 的界面上分别形成有金属键, 所以这些界面的接着强度会增强, 同时电阻会降低。
     其次, 通过使用有超声波的楔焊法来将 Al 带 10 焊接到硅芯片 3A 的源极垫 7 与源 极引线 Ls 上。
     图 18 是表示 Al 带 10 的焊接中所使用的楔形工具的前端部附近的侧视图。如图
     所示, 在楔形工具 44 的其中一个侧面上, 安装有带导向件 45, 以将穿过此带导向件 45 中的 Al 带 10 送出到楔形工具 44 的前端部。而且, 在楔形工具 44 的另一个侧面上, 以可上下移 动的方式安装有对已送出到楔形工具 44 前端部的 Al 带 10 进行切断的切刀 46。
     为了使用所述楔形工具 44 而将 Al 带 10 焊接到硅芯片 3A 与源极引线 Ls 上, 首先, 如图 19 所示, 将从带导向件 45 送出的 Al 带 10 的前端部定位到硅芯片 3A 的源极垫 7 上, 然后将楔形工具 44 的底面压接到 Al 带 10 上并施加超声波振动。由此, 与楔形工具 44 的 底面接触的区域的 Al 带 10 会接合于源极垫 7 的表面。
     接着, 如图 20 所示, 在使楔形工具 44 移动后, 再一次将其底面压接到 Al 带 10 上 并施加超声波振动。由此, 与楔形工具 44 的底面接触的区域的 Al 带 10 会接合于源极垫 7 的表面。这样, 在源极垫 7 的二个部位对 Al 带 10 进行楔焊, 以此可确保 Al 带 10 与源极垫 7 的连接面积。
     接着, 如图 21 所示, 使楔形工具 44 进一步移动, 将其底面的中心定位到源极引线 Ls 的中心, 然后将楔形工具 44 的底面压接到源极引线 Ls 上的 Al 带 10 上并施加超声波振 动。由此, 与楔形工具 44 的底面接触的区域的 Al 带 10 会接合于源极引线 Ls 的表面。
     接着, 如图 22 所示, 将切刀 46 定位到源极引线 Ls 的端部上并使此切刀 46 下降。 由此, 未接合于源极引线 Ls 的区域的 Al 带 10 会被切断, 从而 Al 带 10 连接于源极垫 7 与 源极引线 Ls。 根据以上所述, 在将 Al 带 10 焊接到硅芯片 3A 与源极引线 Ls 上之后, 如图 23 所 示, 通过利用有热与超声波的球形焊接法而将 Au 线 11 焊接到硅芯片 3A 的栅极垫 8 与栅极 引线 Lg 上。
     其次, 使用模铸模具, 利用模铸树脂 2 将硅芯片 3A( 及芯片垫部 4D、 Al 带 10、 Au 线 11、 引线 L 的内部引线部 ) 加以密封 ( 图 24)。在此模铸步骤中, 构成模铸树脂 2 的环氧 树脂在其一部分进入到形成于引线 L 表面上的 Ag 纳米粒子涂膜 9B 的微细孔内的状态下固 化。因此, 在 Ag 纳米粒子涂膜 9B 与模铸树脂 2 的界面上机械锚定效果会发挥作用, 从而引 线 L 与模铸树脂 2 经由 Ag 纳米粒子涂膜 9B 而牢固地密着。
     然后, 将露出到模铸树脂 2 外部的引线 L 的无用部分切断、 去除之后, 使引线 L 成 形为鸥翼状 (gull wing), 最后, 经过判别产品良否的分选步骤而完成 SOP8( 半导体装置 1A)。
     这样, 根据本实施形态, 在硅芯片 3A 的背面上形成 Ag 纳米粒子涂膜 9A, 在芯片垫 部 4D 及引线 L 的表面上形成 Ag 纳米粒子涂膜 9B, 由此可强化硅芯片 3A 与芯片垫部 4D 的 密着力。
     另外, 本实施形态是在引线框 LF( 芯片垫部 4D 和引线 L) 的表面上形成 Ag 纳米粒 子涂膜 9B, 且在硅芯片 3A 的背面的漏极电极 6 上形成 Ag 纳米粒子涂膜 9A 的, 但为了简化 制造步骤, 也可以省略在漏极电极 6 的表面上形成 Ag 纳米粒子涂膜 9A 的步骤。在此情况 下, 硅芯片 3A 与芯片垫部 4D 的密着力会稍有降低, 但相比仅利用 Ag 膏 5 来将硅芯片 3A 与 芯片垫部 4D 加以接合的背景技术仍可获得较牢固的密着力。而且, 引线 L 与模铸树脂 2 是 经由 Ag 纳米粒子涂膜 9B 而牢固地密着, 因此相比背景技术可获得较牢固的密着力。
     而且, 本实施形态是使用铜来作为引线框 LF 的材料, 但也可使用例如 Fe-Ni 合金。 在此情况下, 以所述方法在 Fe-Ni 合金的表面上直接形成 Ag 纳米粒子涂膜 9B, 由此也可获
     得同样的效果。
     ( 实施形态 2)
     图 25 是表示本实施形态的半导体装置的内部构造的俯视图, 图 26 是沿着图 25 的 C-C 线的剖面图。
     本实施形态的半导体装置 1B 是与所述实施形态 1 同样地应用于 SOP8 的装置, 但 与所述实施形态 1 的 SOP8 的不同点在于, 并未使用 Ag 膏 5 而是将硅芯片 3A 与芯片垫部 4D 直接接合。而且, 引线 L 与源极垫 7 并非利用 Al 带 10、 而是利用多条 Au 线 11 来电连接。
     即, 硅芯片 3A 是以其主面朝上的状态而搭载在与漏极引线 Ld 一体形成的芯片垫 部 4D 上。在硅芯片 3B 的背面上, 形成有连接于功率 MOSFET 的漏极的漏极电极 6, 在此漏极 电极 6 的表面上, 形成有 Ag 纳米粒子涂膜 9A。另一方面, 芯片垫部 4D 和八条引线 L 是由铜 或铜合金所构成, 在它们的表面上形成有 Ag 纳米粒子涂膜 9B。并且, 硅芯片 3A 的背面 ( 漏 极电极 6) 与芯片垫部 4D 是通过两层的 Ag 纳米粒子涂膜 9A、 9B 而彼此接合在一起。
     在硅芯片 3A 的主面上, 形成有源极垫 ( 源极电极 )7 和栅极垫 8。源极垫 7 和栅极 垫 8 是由形成在硅芯片 3A 最上层的 Al 合金膜所构成。为了降低功率 MOSFET 的导通电阻, 源极垫 7 是以相比栅极垫 8 较大的面积所构成。基于同样的理由, 硅芯片 3A 的背面的整个 面构成功率 MOSFET 的漏极电极 6。 本实施形态的半导体装置 1B 中, 三条源极引线 Ls( 第一条引线~第三条引线 ) 在 模铸树脂 2 的内部连结, 此连结的部分与源极垫 7 是通过多条 Au 线 11 而电连接。另一方 面, 一条栅极引线 Lg 与栅极垫 8 是通过一条 Au 线 11 而电连接。
     接着, 根据图 27 的制造流程图来说明以所述方式构成的 SOP8( 半导体装置 1A) 的 制造方法。
     首先, 以与所述实施形态 1 同样的方法, 在引线框 LF 的表面上形成 Ag 纳米粒子涂 膜 9B, 且在硅芯片 3A 的背面 ( 漏极电极 6) 上形成 Ag 纳米粒子涂膜 9A。此前的步骤与所 述实施形态 1 中所说明的步骤相同。
     接着, 如图 28 所示, 将引线框 LF 载置于包含加热机构 ( 未图示 ) 的芯片焊接平台 48 上, 且以 250 ~ 350℃的温度进行加热。然后, 利用焊接夹头 49 来吸附、 保持主面朝上的 硅芯片 3A 并将其载置于芯片垫部 4D 上之后, 利用焊接夹头 49 将硅芯片 3A 按压到芯片垫 部 4D 上。
     这样, 通过将硅芯片 3A 热压接到芯片垫部 4D 上, 使得表面或者内部形成有许多微 细孔的多孔的 Ag 纳米粒子涂膜 9A、 9B 互相侵入到彼此的内部, 从而在两者的界面上产生机 械锚定效果, 因此硅芯片 3A 与芯片垫部 4D 经由 Ag 纳米粒子涂膜 9A、 9B 而牢固地着。 而且, Ag 纳米粒子涂膜 9A 与漏极电极 6 的界面、 以及 Ag 纳米粒子涂膜 9B 与芯片垫部 4D 的界面 上分别形成有金属键, 所以这些界面的接着强度会增强, 同时电阻会降低。
     其次, 通过利用有热与超声波的球形焊接法, 将 Au 线 11 焊接到硅芯片 3A 的源极 垫 7 与源极引线 Ls 之间、 以及栅极垫 8 与栅极引线 Lg 之间。代替 Al 带 10 而利用 Au 线 11 来连接源极垫 7 与源极引线 Ls 的理由是, 为了减小对硅芯片 3A 的背面 ( 漏极电极 6) 与芯 片垫部 4D 的接合面所造成的损伤。即, Al 带 10 焊接时施加到源极垫 7 表面的超声波振动 能量, 远大于 Au 线 11 焊接时施加到源极垫 7 表面的超声波振动能量。而且, 在未使用 Ag 膏 5 的本实施形态中, 硅芯片 3A 的背面 ( 漏极电极 6) 与芯片垫部 4D 是经由薄的 Ag 纳米
     粒子涂膜 9A、 9B 而密着。之所以如此, 其原因在于, 如果利用 Al 带 10 来连接源极垫 7 与源 极引线 Ls, 则 Ag 纳米粒子涂膜 9A、 9B 的接合面上会受到较大的损伤, 从而导致两者的密着 力降低。
     随后, 使用模铸模具, 利用模铸树脂 2 将硅芯片 3A( 及芯片垫部 4D、 Au 线 11、 引线 L 的内部引线部 ) 加以密封。 在此模铸步骤中, 构成模铸树脂 2 的环氧树脂在其一部分进入 到形成于引线 L 表面上的 Ag 纳米粒子涂膜 9B 的微细孔内的状态下固化。因此, 在 Ag 纳米 粒子涂膜 9B 与模铸树脂 2 的界面上机械锚定效果会发挥作用, 从而引线 L 与模铸树脂 2 经 由 Ag 纳米粒子涂膜 9B 而牢固地密着。
     然后, 在将露出到模铸树脂 2 外部的引线 L 的无用部分切断、 除去之后, 使引线 L 成形为鸥翼状, 最后, 经过判别产品良否的分选步骤而完成半导体装置 1B。
     这样, 根据本实施形态的制造方法, 由于无需将 Ag 膏 5 供给于芯片垫部 4D 上的步 骤, 所以可简化制造步骤。
     而且, 本实施形态是在引线框 LF( 芯片垫部 4D 和引线 L) 的表面上形成 Ag 纳米粒 子涂膜 9B, 且在硅芯片 3A 的背面的漏极电极 6 上形成 Ag 纳米粒子涂膜 9A, 但为了进一步 简化制造步骤, 也可以省略在漏极电极 6 的表面上形成 Ag 纳米粒子涂膜 9A 的步骤、 或者在 引线框 LF 的表面上形成 Ag 纳米粒子涂膜 9B 的步骤的任一方。
     ( 实施形态 3)
     图 29 是本实施形态的半导体装置的剖面图。本实施形态的半导体装置 1C 是将背 面不具有漏极电极的硅芯片 3C 搭载在芯片垫部 4D 上的装置, 其特征在于, 并未使用焊锡材 料或 Ag 膏 5, 而是将硅芯片 3C 与芯片垫部 4D 直接接合。另外, 与所述实施形态 1 的半导体 装置 1A 的不同点在于, 硅芯片 3C 的尺寸大于所述实施形态 1 的硅芯片 3A 的尺寸。即, 所 述实施形态 1 中硅芯片 3A 的长边的尺寸小于 4mm, 而本实施形态中硅芯片 3B 的长边的尺寸 大于 4mm。因此, 芯片尺寸增大, 从而与所述实施形态 1 的半导体装置 1A 相比, 功率 MOSFET 的容量会相应地增大。
     以前, 对于使用有背面不具有漏极电极的硅芯片的功率半导体装置而言, 是通过 在镀 Au 的引线框的芯片垫部上形成 Au-Si 共晶合金层而将硅芯片搭载在芯片垫部上。然 而, Au-Si 共晶合金的共晶点为 363℃, 在考虑到量产性的情况下, 需要 410℃~ 470℃左右 的焊接温度, 因此对功率元件所造成的热损伤较大。而且, Au-Si 共晶合金层也被称作硬焊 料 (hard solder), 其硬度非常高, 因此在考虑到硅芯片与芯片垫部的热膨胀系数差的情况 下, 难以将其应用于尺寸大的硅芯片的焊接中。
     因此, 本实施形态中, 与所述实施形态 2 同样是使用 Ag 纳米粒子涂膜 9A、 9B 来将 硅芯片 3C 搭载在芯片垫部 4D 上。 具体而言, 利用所述方法在硅芯片 3C 的背面上形成 Ag 纳 米粒子涂膜 9A, 也在引线框 LF 的整个面上以所述方法而形成 Ag 纳米粒子涂膜 9B。并且, 如所述图 28 所示, 将引线框 LF 载置于芯片焊接平台 48 上, 并以 250 ~ 350℃的温度进行加 热后, 利用焊接夹头 49 来吸附、 保持主面朝上的硅芯片 3C 以将其载置于芯片垫部 4D 上, 且 利用焊接夹头 49 将硅芯片 3C 向下方按压。此时的负载例如为 50g ~ 80g, 太阳城集团为 5msec ~ 20msec。而且, 在对引线框 LF 进行加热时, 为了防止其表面氧化, 较理想的是例如在氮等惰 性气体环境中进行加热。
     这 样, 根 据 本 实 施 形 态 的 制 造 方 法, 能 够 以 相 比 Au-Si 共 晶 合 金 层 的 共 晶 点(363℃ ) 较低的温度来对硅芯片 3C 进行芯片焊接, 因此可减轻对形成在硅芯片 3C 上的功 率 MOSFET 所造成的热损伤。并且, 由于 Ag 纳米粒子涂膜 9A、 9B 相比 Au-Si 共晶合金层而 言为低弹性, 所以即便在应用于尺寸较大的硅芯片 3C 的芯片焊接时, 也可以确保硅芯片 3C 与芯片垫部 4D 的接合可靠性。
     另外, 本实施形态中, 为了进一步简化制造步骤, 也可省略在硅芯片 3C 的背面上 形成 Ag 纳米粒子涂膜 9A 的步骤、 或者在引线框 LF 的表面上形成 Ag 纳米粒子涂膜 9B 的步 骤的任一方。
     ( 实施形态 4)
     图 30 ~图 32 是表示本实施形态的半导体装置的示图, 图 30 是表示表面侧的外观 的俯视图, 图 31 是表示背面侧的外观的俯视图, 图 32 是表示内部构造的俯视图。
     本实施形态的半导体装置 1D 是应用于作为小型表面安装封装的一种的 HWSON8 的 装置。在由环氧系树脂所构成的模铸树脂 2 的底面上, 露出有构成 HWSON8 的外部连接端子 的八条引线 L 的外部引线部。在图 30 所示的引线 L 中, 从第一条引线到第三条引线是源极 引线 Ls, 第四条引线是栅极引线 Lg, 从第五条引线到第八条引线是漏极引线 Ld。
     在模铸树脂 2 的内部, 密封有与所述实施形态 1 相同的形成有功率 MOSFET 的硅芯 片 3A。硅芯片 3A 以其主面朝上的状态搭载在与四条漏极引线 Ld( 第五条引线~第八条引 线 ) 一体形成的芯片垫部 4D 上。芯片垫部 4D 的背面是与八条引线 L 的外部引线部同样地 从模铸树脂 2 的底面露出。芯片垫部 4D 和八条引线 L( 第一条引线~第八条引线 ) 是由铜 或 Fe-Ni 合金所构成, 在它们的表面上形成有将 Ni 膜与 Au 膜积层所成的两层构造的镀敷 层 ( 未图示 )。
     与所述实施形态 1 相同, 在硅芯片 3A 的主面上, 形成有源极垫 ( 源极电极 )7 与栅 极垫 8。并且, 三条源极引线 Ls( 第一条引线~第三条引线 ) 在模铸树脂 2 的内部连结, 此 连结的部分与源极垫 7 是通过 Al 带 10 而电连接。而且, 一条栅极引线 Lg( 第四条引线 ) 与栅极垫 8 是通过一条 Au 线 11 而电连接。
     硅芯片 3A 的漏极电极 6 与芯片垫部 4D 是通过介在于它们之间的 Ag 膏 14 而彼此 接合。太阳城集团此 Ag 膏 14 的构成, 将于以下说明。
     然而, 像所述硅芯片 3A 那样, 当通过 Al 带 10 将源极引线 Ls 与源极垫 7 连接时, Al 带 10 焊接时会对源极垫 7 的表面施加有较大的超声波振动能量。此超声波振动能量远 大于 Au 线 11 焊接时所施加的超声波振动能量 (5W ~ 10W 左右 ), 因此会对介在于漏极电极 6 和芯片垫部 4D 之间的 Ag 膏造成损伤。其结果导致硅芯片 3A 与芯片垫部 4D 的接合强度 降低, 且根据情况, 有时 Ag 膏上会产生龟裂而致使硅芯片 3A 从芯片垫部 4D 上剥离。
     因此, 本发明者在对 Ag 膏的物性进行了研究后结果发现, 为了实现一种能够经受 住 Al 带焊接时所施加的较大的超声波振动能量的 Ag 膏, 重要的因素是, 使 Ag 膏中所含的 树脂的弹性模数 (elastic modulus) 降低, 且使导电性树脂的剪切强度 (shear strength) 最佳化。
     一般而言, 硅芯片的芯片焊接中所使用的 Ag 膏是由将 Ag 填料混入到热固性环氧 树脂中而成的导电性树脂所构成。因此, 可将 Ag 膏中所使用的热固性树脂替换为热固性树 脂与低弹性模数的热塑性树脂的混合树脂, 从而可实现一种即便在 Al 带焊接时所施加的 超声波振动能量的作用下也难以劣化的 Ag 膏。然而, 由于热塑性树脂相比热固性树脂而言耐热性较低, 所以当对包含热塑性树 脂的 Ag 膏施加高热时, 树脂的块体强度 (bulk strength) 会降低, 其结果导致 Ag 膏上产生 龟裂, 从而引起导电率及可靠性降低。 特别是像本实施形态的半导体装置 1D(HWSON8), 对于 面积较大的芯片垫部 4D 从模铸树脂 2 的底面露出的封装而言, 在将封装安装于配线基板上 时的回流焊步骤中, 对芯片垫部 4D 施加 260℃左右的高热, 因此当使用包含热塑性树脂的 Ag 膏时, 树脂的块体强度容易降低。
     本实施形态中所使用的 Ag 膏 14 是为了解决所述问题而开发, 其特征在于, 在向将 Ag 填料混入到作为基础树脂的热固性树脂 ( 例如热固性环氧树脂 ) 中所成的通常的 Ag 膏 中, 添加具有 8μm ~ 20μm、 更优选 8μm ~ 10μm 的粒径的由第二热固性树脂所构成的衬 垫 (spacer) 树脂。如果衬垫树脂的粒径小于 8μm, 则难以确保能够经受住 Al 带焊接时的 超声波振动能量的 Ag 膏厚度。另一方面, 如果衬垫树脂的粒径大于 20μm, 则 Ag 膏的膜厚 会变得过大, 从而 Ag 膏中产生空隙 (void) 而致使接着强度降低。另外, 衬垫树脂的弹性模 数较理想的是 4GPa 以下。
     图 33 是添加有衬垫树脂的 Ag 膏 14 的制造流程图。为了制造 Ag 膏 14, 首先, 将通 常的 Ag 膏中所使用的 Ag 填料和热固性树脂 ( 例如热固性环氧树脂 ) 添加到溶剂中并调节 粘度, 然后利用辊进行混炼。接着, 对此混炼物进行真空脱泡处理以将内部的气泡去除后, 添加例如具有 10μm 左右的粒径的由第二热固性树脂 ( 例如热固性环氧树脂 ) 所构成的衬 垫树脂, 并进一步进行混炼。在对衬垫树脂进行混炼时, 为了防止其挤破或者毁坏, 应避免 使用辊来混炼, 而要使用例如混合机来进行混炼。由此, 完成了添加有具有 10μm 左右的粒 径的衬垫树脂的 Ag 膏 14。 图 34 是使用有此 Ag 膏 14 的半导体装置 1D(HWSON8) 的制造流程图。将 Ag 膏 14 供给于芯片垫部 4D 上的方法与所述图 15、 图 16 所示的方法相同, 且与通常的供给 Ag 膏的 方法相比并无变化。而且, 对于其它的制造步骤而言, 也可直接使用以前的制造步骤。
     利用图 35 来说明添加有所述衬垫树脂的 Ag 膏 14 的效果。如图的比较例所示, 在 使将 Ag 填料填充到包含作为基础树脂的树脂与溶剂的液状树脂中所成的 Ag 膏固化时, 由 于液状树脂收缩的同时溶剂挥发, 所以 Ag 膏的膜厚相比固化前变薄。在 Ag 膏的膜厚变薄 时, 由 Al 带焊接时的超声波振动能量而引起的 Ag 膏的变形量增大, 最大应力变大。此处, 最大应力是指施加到硅芯片 3A、 芯片垫部 4D 和介在于它们之间的 Ag 膏 14 的各部上的应力 中的最大的应力, 通常, 施加到硅芯片 3A 的端部与 Ag 膏 14 的接合部上的应力成为最大。
     与此相对, 对于添加有以所述方式构成的衬垫树脂 15 的本发明的 Ag 膏 14 而言, 在使包含作为基础树脂的树脂与溶剂的液状树脂固化时, 即便基础树脂有所收缩, 预先被 固化的衬垫树脂 15 也不会收缩, 因此 Ag 膏 14 的膜厚不会变薄成为衬垫树脂 15 的粒径以 下。由此, Al 带焊接时施加到 Ag 膏 14 上的最大应力减小, 从而对于 Al 带焊接时所施加的 超声波振动的耐受性有所提高。而且, 由于本实施形态的 Ag 膏 14 不含热塑性树脂, 所以具 有如下特征 : 即便在回流焊步骤中对芯片垫部 4D 施加高热 ( 约 260℃ ), 树脂的块体强度也 难以降低。
     图 36 是表示 Ag 膏的厚度与 Ag 膏断裂超声波输出间的关系的图表。 图中的□ ( 方 形 ) 标记表示 Ag 膏的厚度为 5μm、 10μm、 20μm 时的 Ag 膏断裂超声波输出。此处, 所谓 Ag 膏断裂超声波输出, 是指金属带焊接时 Ag 膏断裂的超声波输出。而且, 所谓金属带焊接稳
     定区域, 是表示并未因金属带焊接时施加到 Ag 膏上的超声波振动能量 (5W ~ 10W 左右 ) 而 导致 Ag 膏断裂的区域。
     根据此图表可判断, Ag 膏厚度为 5μm 时的 Ag 膏断裂超声波输出位于金属带焊接 稳定区域之外, 故无法不让 Ag 膏断裂来实施金属带焊接。另一方面可判断, Ag 膏厚度为 10μm、 15μm 时的 Ag 膏断裂超声波输出位于金属带焊接稳定区域之内, 故可不让 Ag 膏断裂 而进行金属带焊接。 根据此结果, 通过向 Ag 膏中添加衬垫树脂 15, 可确保 Ag 膏断裂超声波 输出位于金属带焊接稳定区域之内的 Ag 膏厚度。
     图 37 是表示 Ag 膏厚度与金属带焊接时施加到 Ag 膏上的最大应力间的关系的图 表。图中的数值 (5μm、 10μm、 20μm) 分别表示 Ag 膏的厚度。而且, 此处的芯片尺寸是指 与施加到 Ag 膏上的应力方向平行的方向上的芯片边长。根据此图表而判断, 与芯片尺寸无 关, 在 Ag 膏厚度为 10 ~ 20μm 时可减小最大应力。
     以上, 根据实施形态对由本发明者所完成的发明进行了具体的说明, 但本发明并 不限定于所述实施形态, 毫无疑问, 在不脱离其主旨的范围内可进行各种变更。
     在所述实施形态中, 对应用于 SOP8 及 HWSON8 的半导体装置进行了说明, 而其也 可应用于各种功率半导体用封装中。另外, 形成在硅芯片上的功率元件并不限定于功率 MOSFET, 例如也可以是绝缘栅双极晶体管 (Insulated Gate Bipolar Transistor : IGBT) 等。 本发明中, 作为衬垫树脂, 可使用环氧树脂、 丙烯酸树脂、 聚酰亚胺树脂及聚酯树 脂等。而且, 这些树脂的弹性模数较理想的是 0.5 ~ 4GPa。
     [ 产业上的可利用性 ]
     本发明可利用于便携式太阳城集团设备的电力控制开关或者充放电保护电路开关等中 所使用的功率半导体装置。
    

关 键 词:
半导体 装置 及其 制造 方法
  专利查询网所有资源均是用户自行上传分享,仅供网友学习交流,未经上传用户书面授权,请勿作他用。
太阳城集团本文
本文标题:半导体装置及其制造方法.pdf
链接地址:http://zh228.com/p-6420994.html
太阳城集团我们 - 网站声明 - 网站地图 - 资源地图 - 友情链接 - 网站客服客服 - 联系我们

copyright@ 2017-2018 zhuanlichaxun.net网站版权所有
经营许可证编号:粤ICP备17046363号-1 
 


收起
展开
葡京赌场|welcome document.write ('');