太阳城集团

  • / 10
  • 下载费用:30 金币  

数据交换设备及回读方法.pdf

摘要
申请专利号:

CN201210126755.7

申请日:

2012.04.26

公开号:

太阳城集团CN102685003B

公开日:

2015.01.21

当前法律状态:

授权

有效性:

有权

法律详情: 授权|||实质审查的生效IPC(主分类):H04L 12/56申请日:20120426|||公开
IPC分类号: H04L12/70(2013.01)I 主分类号: H04L12/70
申请人: 华为技术有限公司
发明人: 刘昊; 张雪松; 余剑
地址: 518129 广东省深圳市龙岗区坂田华为总部办公楼
优先权:
专利代理机构: 北京中博世达专利商标代理有限公司 11274 代理人: 申健
PDF完整版下载: PDF下载
法律状态
申请(专利)号:

CN201210126755.7

授权太阳城集团号:

102685003B||||||

法律状态太阳城集团日:

2015.01.21|||2012.11.14|||2012.09.19

法律状态类型:

太阳城集团授权|||实质审查的生效|||公开

摘要

太阳城集团本发明实施例公开了一种数据交换设备及回读方法,所述装置包括:随机存储器RAM、门电路、中央处理器CPU、逻辑电路、缓存、缓存标志寄存器。首先CPU预先配置缓存以定义需要从RAM存储的交换配表中读取的回读表项,当所述逻辑电路从所述交换配表读取的内容覆盖回读表项时,将相应的从所述交换配表读取的表项存储到所述缓存中,和/或当所述逻辑电路从所述交换配表读取的太阳城集团没有覆盖所述回读表项时,所述CPU向所述RAM发送回读请求,以从所述交换配表中获取需要读取的表项并存储在所述缓存中,最后所述CPU查询所述缓存中的所述回读表项,以进行调试和定位。本发明适用于通信系统领域。

权利要求书

1.一种数据交换设备,其特征在于,包括:随机存储器RAM、门电路、中央
处理器CPU、逻辑电路、缓存;
所述RAM用于存储交换配表,所述RAM包括读端口和写端口,所述CPU用于通
过所述RAM的写端口向所述交换配表中写入交换太阳城集团,所述交换太阳城集团为所述数据
交换设备中各个通道之间进行数据交换的太阳城集团;
所述门电路包括:输出端、第一输入端和第二输入端,所述输出端与所述
RAM的读端口相连接;
所述逻辑电路通过所述第二输入端向所述RAM发送逻辑读请求,并根据从所
述交换配表读取的内容进行数据交换;
所述缓存,用于当所述逻辑电路从所述交换配表读取的内容覆盖回读表项
时,将相应的从所述交换配表读取的表项存储到所述缓存中,和/或当所述逻辑
电路从所述交换配表读取的太阳城集团没有覆盖所述回读表项时,将所述CPU通过所述
门电路的所述第一输入端向所述RAM发送回读请求并获取的所需的表项,存储在
所述缓存中,其中,所述回读表项为所述CPU通过预先配置所述缓存所定义的需
要从所述交换配表读取的表项;
所述CPU还用于查询所述缓存中存储的所述回读表项,以实现调试和定位。
2.如权利要求1所述的数据交换设备,其特征在于,所述数据交换设备还
包括:缓存标志寄存器,所述缓存标志寄存器与所述CPU和所述缓存连接,所述
缓存标志寄存器用于标识所述回读表项是否已经存入所述缓存中,
以便所述CPU判断所述缓存标志寄存器中存在有效比特时,从所述缓存中获
取与所述有效比特对应的回读表项。
3.根据权利要求1所述的数据交换设备,其特征在于,所述RAM的读端口包
括:读使能信号子端口、读地址子端口和读数据子端口;
所述门电路的输出端与所述读使能信号子端口和所述读地址子端口连接,
所述读数据子端口连接所述缓存和所述逻辑电路。
4.根据权利要求1所述的数据交换设备,其特征在于,所述RAM的写端口包
括:写使能信号子端口、写地址子端口和写数据子端口;
所述CPU通过所述写使能信号子端口、写地址子端口和写数据子端口向所述
交换配表中写入交换太阳城集团。
5.根据权利要求1至4任一所述的数据交换设备,其特征在于,所述RAM为
双端口two-ports型RAM。
6.根据权利要求1至5任一所述的数据交换设备,其特征在于,所述门电路
为或门电路。
7.根据权利要求1所述的数据交换设备,其特征在于,当所述数据交换设
备为纵横式交换矩阵crossbar架构时,所述交换配表存储所述crossbar结构的
数据交换设备中各个通道之间进行数据交换的交换太阳城集团。
8.一种CPU回读的方法,其特征在于,包括
CPU预先配置缓存以定义需要从RAM存储的交换配表中读取的回读表项;
当所述逻辑电路从所述交换配表读取的内容覆盖回读表项时,将相应的从
所述交换配表读取的表项存储到所述缓存中,和/或当所述逻辑电路从所述交换
配表读取的太阳城集团没有覆盖所述回读表项时,所述CPU向所述RAM发送回读请求,
以从所述交换配表中获取需要读取的表项并存储在所述缓存中;
所述CPU查询所述缓存中的所述回读表项,以进行调试和定位。
9.根据权利要求8所述的CPU回读的方法,其特征在于,所述CPU查询所述
缓存中的所述回读表项包括:
所述CPU判断与所述缓存对应的所述缓存标志寄存器中是否存在有效比特;
当存在有效比特时,所述CPU从所述缓存中读取所述有效比特对应的所述回
读表项。

说明书

数据交换设备及回读方法

技术领域

本发明涉及通信系统领域,特别涉及一种数据交换设备及回读方法。

背景技术

数据交换设备中往往采用纵横式交换矩阵crossbar结构,可以实现任意通
道之间的数据交换。crossbar结构中,任意通道之间都有节点,表示任意通道
都可以进行数据交换。crossbar需要一张交换配表,用来存储每个通道中每个
数据的交换太阳城集团。由于要实现任意通道之间的交换,交换配表的规模和通道数
量的平方倍数成正比。

在设备内部,crossbar的交换配表内容由CPU写入,且要求在任意时刻都能
改写配表。逻辑电路会在设备工作过程中访问交换配表,根据配表内存储的信
息进行数据交换。逻辑对交换配表的读取实时性要求很高,且访问非常频繁。
另外交换配表也要能够被CPU回读,在调试和网上定位问题时,CPU回读交换配
置是一个重要手段,但平时的设备工作状态中,CPU不会频繁读取交换配表,并
且CPU读取配表的实时性要求不高,但不能丢失操作。目前通常通过四端口
dual-ports的随机存储器RAM作为交换配表的存储体来实现CPU读和写等操作,
但是使用dual-ports RAM实现CPU读和写等操作会造成交换设备面积和功耗都很
大的问题。

发明内容

本发明实施例提供一种数据交换设备及回读方法,解决了使用两读两写RAM
实现CPU读和写等操作时,交换设备面积和功耗都很大的问题。

本发明实施例采用的技术方案为:

一种数据交换设备,包括:随机存储器RAM、门电路、中央处理器CPU、逻
辑电路、缓存;

所述RAM用于存储交换配表,所述RAM包括读端口和写端口,所述CPU用于通
过所述RAM的写端口向所述交换配表中写入交换太阳城集团,所述交换太阳城集团为所述数据
交换设备中各个通道之间进行数据交换的太阳城集团;

所述门电路包括:输出端、第一输入端和第二输入端,所述输出端与所述
RAM的读端口相连接;

所述逻辑电路通过所述第二输入端向所述RAM发送逻辑读请求,并根据从所
述交换配表读取的内容进行数据交换;

所述缓存,用于当所述逻辑电路从所述交换配表读取的内容覆盖回读表项
时,将相应的从所述交换配表读取的表项存储到所述缓存中,和/或当所述逻辑
电路从所述交换配表读取的太阳城集团没有覆盖所述回读表项时,将所述CPU通过所述
门电路的所述第一输入端向所述RAM发送回读请求并获取的所需的表项,存储在
所述缓存中,其中,所述回读表项为所述CPU通过预先配置所述缓存所定义的需
要从所述交换配表读取的表项;

所述CPU还用于查询所述缓存中存储的所述回读表项,以实现调试和定位。

一种CPU回读的方法,包括:

CPU预先配置缓存以定义需要从RAM存储的交换配表中读取的回读表项;

当所述逻辑电路从所述交换配表读取的内容覆盖回读表项时,将相应的从
所述交换配表读取的表项存储到所述缓存中,和/或当所述逻辑电路从所述交换
配表读取的太阳城集团没有覆盖所述回读表项时,所述CPU向所述RAM发送回读请求,
以从所述交换配表中获取需要读取的表项并存储在所述缓存中;

所述CPU查询所述缓存中的所述回读表项,以进行调试和定位。

本发明实施例提供的数据交换设备及回读方法包括:随机存储器RAM、门电
路、中央处理器CPU、逻辑电路、缓存。首先CPU预先配置缓存以定义需要从RAM
存储的交换配表中读取的回读表项,当所述逻辑电路从所述交换配表读取的内
容覆盖回读表项时,将相应的从所述交换配表读取的表项存储到所述缓存中,
和/或当所述逻辑电路从所述交换配表读取的太阳城集团没有覆盖所述回读表项时,所
述CPU向所述RAM发送回读请求,以从所述交换配表中获取需要读取的表项并存
储在所述缓存中,最后所述CPU查询所述缓存中的所述回读表项,以进行调试和
定位。现有技术通常通过四端口dual-ports随机存储器RAM作为交换配表的存储
体来实现CPU读和写等操作,但是使用dual-portsRAM实现CPU读和写等操作会造
成交换设备面积和功耗都很大的问题。而本发明实施例通过采用双端口
two-ports RAM存储交换配表,并且复用逻辑读操作的结果作为CPU读操作的结
果,从而减少了交换设备的面积并且降低了交换设备的功耗。

附图说明

为了更清楚地说明本发明实施例中的技术方案,下面将对实施例或现有技
术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅
仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳
动的前提下,还可以根据这些附图获得其它的附图。

图1为本发明实施例提供的数据交换设备结构示意图;

图2为本发明实施例提供的CPU回读的方法流程图;

图3为存储交换配表的RAM结构示意图;

图4为轮询机制周期表。

具体实施方式

下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清
楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是
全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造
性劳动前提下所获得的所有其它实施例,都属于本发明保护的范围。

为使本发明技术方案的优点更加清楚,下面结合附图和实施例对本发明作
详细说明。

本发明实施例提供一种数据交换设备,如图1所示,所述装置的实体可以为
数据交换芯片,所述装置包括:随机存储器RAM11、门电路12、中央处理器CPU13、
逻辑电路14、缓存15、缓存标志寄存器16。

所述RAM11用于存储交换配表,所述RAM11包括读端口31和写端口32,所述
CPU13用于通过所述RAM11的写端口32向所述交换配表中写入交换太阳城集团,所述交
换太阳城集团为所述数据交换设备中各个通道之间进行数据交换的太阳城集团,所述读端口
31包括:读使能信号子端口、读地址子端口和读数据子端口。所述写端口32包
括:写使能信号子端口、写地址子端口和写数据子端口。

其中,当所述数据交换设备为纵横式交换矩阵crossbar架构时,所述交换
配表存储所述crossbar结构的数据交换设备中每个通道中每个数据的交换信
息。所述RAM可以为双端口two-ports型RAM。

所述门电路12包括:输出端、第一输入端和第二输入端,所述输出端与所
述RAM11的读使能信号子端口和所述读地址子端口连接。

其中,所述门电路12可以为或门电路。

所述逻辑电路14与所述RAM11的读数据子端口连接,所述逻辑电路14通过所
述第二输入端向所述RAM11发送逻辑读请求,并根据从所述交换配表读取的内容
进行数据交换。

所述缓存15,用于当所述逻辑电路14从所述交换配表读取的内容覆盖回读
表项时,将相应的从所述交换配表读取的表项存储到所述缓存15中,和/或当所
述逻辑电路14从所述交换配表读取的太阳城集团没有覆盖所述回读表项时,将所述
CPU13通过所述门电路12的所述第一输入端向所述RAM11发送回读请求并获取的
所需的表项,存储在所述缓存15中,其中,所述回读表项为所述CPU13通过预先
配置所述缓存所定义的需要从所述交换配表读取的表项。

所述CPU13还用于查询所述缓存中存储的所述回读表项,以实现调试和定
位。

所述缓存标志寄存器16与所述CPU13和所述缓存15连接。

所述缓存标志寄存器16用于标识所述回读表项是否已经存入所述缓存中,
以便CPU13判断所述缓存标志寄存器16中存在有效比特时,从所述缓存15中获取
与所述有效比特对应的回读表项。

其中,缓存标志寄存器16中的每一比特分别表示对应的回读表项是否已经
存入缓存。CPU13可以通过查询方式获取该缓存标志寄存器16的值,如果缓存标
志寄存器16对应比特有效,表明CPU13回读所需的回读表项已经准备完毕。缓存
15的最大容量可以根据CPU13回读的实际流量进行调整,但是并不随交换配表规
模的扩大而扩大。

本发明实施例提供的数据交换设备在通过读操作获取交换配表时,可以采
用轮询机制。例如,交换配表一共有64个交换表项,则设轮询周期为64,如图3
所示,由于逻辑读非常频繁,如果覆盖到CPU需要读取的回读表项,此时可以直
接复用逻辑读的结果作为CPU回读结果。如果通过逻辑电路读取的内容没读有覆
盖到CPU需要读取的回读表项,可以插入CPU读操作获取所需要的回读表项。假
定逻辑需要读取交换配表中的交换表项0~18以及交换表项22~63,CPU需要回
读交换表项0~4以及交换表项19~21。则将轮询时刻0~18,22~63分配给逻辑
读,轮询时刻19~21分配给CPU读。由于交换表项0~4也是CPU回读所需的,轮
询时刻0~4逻辑读的结果就可以被直接复用。根据轮询机制,CPU的回读表项不
是在同一时刻获取的,因此发明中设计了一个交换配表缓存,可以将CPU回读的
结果暂时缓存。该缓存的最大容量可以根据CPU回读的实际流量进行调整,并不
随交换配表规模的扩大而扩大。如果CPU所需回读表项已经存入缓存,则在下一
个轮询周期将不用再进行回读,这样可以进一步降低芯片的功耗。

本发明实施例还可以应用到其他场景中,例如,如果CPU读端口的使用频率
很高,而逻辑读的使用概率很低且逻辑读的实时性要求不高,则可以通过复用
CPU读操作读取的回读表项作为通过逻辑读需要读取的内容来实现逻辑读操
作。同时,通过应用本发明实施例还可以解决RAM的某个端口的使用效率不高等
问题。

本发明实施例提供一种CPU回读的方法,如图2所示,所述方法包括:

201、CPU预先配置缓存以定义需要从RAM存储的交换配表中需要读取的回读
表项。

其中,所述交换配表中存储数据交换设备中各个通道之间进行数据交换的
太阳城集团。

202、当所述逻辑电路从所述交换配表读取的内容覆盖回读表项时,将相应
的从所述交换配表读取的表项存储到所述缓存中,和/或当所述逻辑电路从所述
交换配表读取的太阳城集团没有覆盖所述回读表项时,所述CPU向所述RAM发送回读请
求,以从所述交换配表中获取需要读取的表项并存储在所述缓存中。

203、所述CPU查询所述缓存中的所述回读表项,以进行调试和定位。

具体地,所述CPU判断与所述缓存对应的所述缓存标志寄存器中是否存在有
效比特,当存在有效比特时,所述CPU从所述缓存中读取所述有效比特对应的所
述回读表项,然后进行调试和定位。

本发明实施例提供的CPU回读方法还可以应用到其他场景中,例如,如果CPU
读端口的使用频率很高,而逻辑读的使用概率很低且逻辑读的实时性要求不
高,则可以通过复用CPU读操作读取的回读表项作为通过逻辑读需要读取的内容
来实现逻辑读操作。同时,通过应用本发明实施例还可以解决RAM的某个端口的
使用效率不高等问题。

本发明实施例提供的数据交换设备及回读方法,包括:随机存储器RAM、门
电路、中央处理器CPU、逻辑电路、缓存、缓存标志寄存器,首先CPU预先配置
缓存以定义需要从RAM存储的交换配表中读取的回读表项,当所述逻辑电路从所
述交换配表读取的内容覆盖回读表项时,将相应的从所述交换配表读取的表项
存储到所述缓存中,和/或当所述逻辑电路从所述交换配表读取的太阳城集团没有覆盖
所述回读表项时,所述CPU向所述RAM发送回读请求,以从所述交换配表中获取
需要读取的表项并存储在所述缓存中,最后所述CPU查询所述缓存中的所述回读
表项,以进行调试和定位。现有技术通常通过四端口dual-ports随机存储器RAM
作为交换配表的存储体来实现CPU读和写等操作,但是使用dual-portsRAM实现
CPU读和写等操作会造成交换设备面积和功耗都很大的问题。而本发明实施例通
过采用双端口two-ports RAM存储交换配表,并且复用逻辑读操作的结果作为CPU
读操作的结果,从而减少了交换设备的面积并且降低了交换设备的功耗。

本发明实施例提供的数据交换设备可以实现上述提供的方法实施例,具体
功能实现请参见方法实施例中的说明,在此不再赘述。本发明实施例提供的数
据交换设备及回读方法可以适用于通信系统领域,但不仅限于此。

本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程,
是可以通过计算机程序来指令相关的硬件来完成,所述的程序可存储于一计算
机可读取存储介质中,该程序在执行时,可包括如上述各方法的实施例的流程。
其中,所述的存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory,
ROM)或随机存储记忆体(Random Access Memory,RAM)等。

以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于
此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到
的变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围
应该以权利要求的保护范围为准。

关 键 词:
数据 交换 设备 方法
  专利查询网所有资源均是用户自行上传分享,仅供网友学习交流,未经上传用户书面授权,请勿作他用。
太阳城集团本文
本文标题:数据交换设备及回读方法.pdf
链接地址:http://zh228.com/p-6420605.html
太阳城集团我们 - 网站声明 - 网站地图 - 资源地图 - 友情链接 - 网站客服客服 - 联系我们

copyright@ 2017-2018 zhuanlichaxun.net网站版权所有
经营许可证编号:粤ICP备17046363号-1 
 


收起
展开
葡京赌场|welcome document.write ('');