太阳城集团

  • / 35
  • 下载费用:30 金币  

电子混杂器件.pdf

摘要
申请专利号:

CN201010546571.7

申请日:

2010.11.12

公开号:

CN102110643B

公开日:

2015.01.07

当前法律状态:

终止

有效性:

无权

法律详情: 未缴年费专利权终止号牌文件类型代码:1605号牌文件序号:101695979228IPC(主分类):H01L 21/77专利号:ZL2010105465717申请日:20101112授权太阳城集团日:20150107终止日期:20151112|||授权|||实质审查的生效IPC(主分类):H01L 21/77申请日:20101112|||公开
IPC分类号: H01L21/77; H01L21/8238; H01L21/321; H01L21/027; H01L21/20; H01L51/00; B32B9/00 主分类号: H01L21/77
申请人: 索尼公司
发明人: 雷内·怀兹; 西尔维亚·罗塞利; 加布里埃尔·内尔斯; 尼克劳斯·科诺; 佐伊·卡里披都; 阿孟和·柏蒙蒂·兹赖
地址: 日本东京都
优先权: 2009.11.12 EP 09175838.3
专利代理机构: 北京康信知识产权代理有限责任公司 11240 代理人: 余刚;吴孟秋
PDF完整版下载: PDF下载
法律状态
申请(专利)号:

太阳城集团CN201010546571.7

授权太阳城集团号:

|||102110643B||||||

法律状态太阳城集团日:

太阳城集团2017.01.04|||2015.01.07|||2012.04.18|||2011.06.29

法律状态类型:

专利权的终止|||授权|||实质审查的生效|||公开

摘要

太阳城集团本发明涉及电子混杂器件,以及涉及制造该电子器件的方法,所述方法包括提供包含半导体器件叠层的衬底;在所述衬底上沉积第一材料层,所述第一材料层(3)是绝缘层;在所述第一材料层上沉积活性有机材料层;在所述活性有机材料层上沉积第二材料层,所述第二材料层是绝缘层。

权利要求书

1: 一种制造电子器件的方法, 所述方法包括 : 提供包含半导体器件叠层的衬底 (1) ; 在所述衬底上沉积第一材料层 (3), 所述第一材料层 (3) 是绝缘层 ; 在所述第一材料层 (3) 上沉积活性有机材料层 (6) ; 在所述活性有机材料层 (6) 上沉积第二材料层 (8), 所述第二材料层 (8) 是绝缘层。
2: 如权利要求 1 的方法, 包括图案化所述第一材料层 (3), 以及利用所述第一材料层 (3) 作为掩模形成用于接触所述活性有机材料层 (6) 的底电极 (2b)。
3: 如权利要求 1 或 2 的方法, 包括图案化所述第二材料层 (8), 以及利用所述第二材料 层 (8) 作为掩模形成用于接触所述活性有机材料层 (6) 的顶电极 (2c)。
4: 如权利要求 1 至 3 中任意一项的方法, 包括在所述第二材料层 (8) 和所述活性有机 材料层 (6) 之间沉积第三材料层 (7), 所述第三材料层 (7) 是绝缘层, 以及同时图案化所述 第二材料层 (8) 与所述第三材料层 (7), 并利用所述第二材料层 (8) 和所述第三材料层 (7) 作为掩模, 形成用于接触所述活性有机材料层 (6) 的顶电极 (2c)。
5: 如权利要求 4 的方法, 其中, 图案化所述第二材料层 (8) 和所述第三材料层 (7) 包括 刻蚀所述第二材料层 (8) 和所述第三材料层 (7), 其中, 所述第二材料层 (8) 和所述第三材 料层 (7) 具有不同的刻蚀速率。
6: 如权利要求 4 至 5 中任意一项的方法, 其中沉积所述第二材料层 (8) 利用不用等离 子体的沉积工艺来进行, 沉积所述第三材料层 (7) 利用等离子体沉积工艺来进行。
7: 如权利要求 3 至 6 中任意一项的方法, 还包括沉积水平延伸的金属条 (5, 9), 所述金 属条与所述顶电极 (2c) 和所述底电极 (2b) 之一相连。
8: 一种电子器件, 其包括 : 包含半导体器件叠层的衬底 (1) ; 所述衬底上的第一材料层 (3), 所述第一材料层 (3) 是绝缘层 ; 所述第一材料层 (3) 上的活性有机材料层 (6) ; 以及 所述活性有机材料层 (6) 上的第二材料层 (8), 所述第二材料层 (8) 是绝缘层。
9: 如权利要求 8 的器件, 其中, 所述第一材料层 (3) 包括至少一个接触所述活性有机材 料层 (6) 的底电极 (2b), 所述第二材料层 (8) 包括至少一个接触所述活性有机材料层 (6) 的顶电极 (2c)。
10: 如权利要求 8 或 9 的器件, 包括处于所述第二材料层 (8) 和所述活性有机材料层 (6) 之间的第三材料层 (7), 所述第三材料层 (7) 是绝缘层。
11: 如权利要求 8 至 10 中任意一项的器件, 包括水平延伸的金属条 (5, 9), 所述金属条 与顶电极 (2c) 和底电极 (2b) 之一相连。
12: 如权利要求 8 至 11 中任意一项的器件, 其中, 所述半导体器件叠层包括 CMOS 器件, 所述 CMOS 器件包含 PMOS 晶体管和 NMOS 晶体管。
13: 如权利要求 8 至 12 中任意一项的器件, 其中, 所述第一材料层 (3) 和所述第二材料 层 (8) 中的至少之一的材料是氧氮化硅 (SixONy) 和 Si3N4 之一的介电材料。
14: 如权利要求 8 至 13 中任意一项的器件, 其中, 所述第三材料层 (7) 的材料是 SiO、 SiO2、 Gd2O3、 Y2O3、 Al2O3、 BaSrTiO3、 BaTiO3 以及包括 CaF2、 LiF 在内的氟化物中的一种的介电 材料。 2
15: 如权利要求 8 至 14 中任意一项的器件, 其中, 所述活性有机层是有机半导体、 半导 体 p-n 结、 电阻开关材料或导电聚合物中的一种或其组合的层。

说明书


电子混杂器件

    本发明涉及电子器件, 具体地涉及由半导体器件和电阻器开关构成的电子混杂器 件以及涉及相应的制造方法。
     在半导体技术中, 互补金属氧化物半导体 (CMOS) 器件是非常成功的。 CMOS 器件通 过 p- 型和 n- 型 MOSFET 实现。它们耗散比 NMOS 逻辑电路更少的功率, 因为仅仅在进行器 件的开关时才发生功率耗散。此外, CMOS 电路可以较之其他可替代电路在衬底上以更高密 度实现, 并且 CMOS 半导体制造工艺具有高的灵活性和产率。
     已经提出了将可用作例如电阻开关的分子电子器件与标准半导体电路集成的几 种构思。
     Likharev[1 ; 2] 在 2005 年 提 出 了 将 CMOS 电 路 与 分 子 纵 横 条 电 路 (molecular cross-bar) 相结合的可重配置器件的构思。在此构思中, CMOS 电路与分子纵横条电路 (CMOL) 结合。CMOS 层由多个反相器构成, 所述反相器通过小的引脚与分子纵横条电路连 接, 所述分子纵横条电路沉积在硅晶片的顶部。纵横条电路中的分子层具有开关的功能, 即, 在顶电极和底电极的每个交叉点处, 分子层的传导状态可以在传导和绝缘状态之间切 换。通过在不同的结处的差别切换, 可以在分子纵横条电路中实现不同的功能。
     在 2007 年, Hewlett-Packard[3] 公布了将 CMOS 电路与电阻开关元件的纵横条电 路相结合的新构思。此构思基于 Likharev 等人的 CMOL 构思。如在 CMOL 构思中一样, 电阻 开关元件的纵横条电路被沉积在 CMOS 晶片的顶部。 CMOS 层不仅包括反相器, 而且还包括完 整的逻辑功能, 例如 NAND、 NOR, 或缓冲单元。CMOS 层的顶部上的纵横条电路连接硅晶片中 的不同基础单元, 而逻辑功能在 CMOS 层中运算。
     US 2008/0089120A1 公开了具有无定形固体电解质层的电阻存储器, 以及操作该 存储器的方法。电阻存储器包括开关器件和与开关器件连接的存储节点。存储节点包括下 电极、 与下电极交叉的上电极以及在上电极和下电极之间的无定形固体电解质层。存储器 可以通过 CMOS 工艺加工。
     WO 2008/121676A1 公开了一种包括第一衬底和第二衬底的混杂 CMOL 结构, 所述 第一衬底具有 : 处于衬底上的 CMOS 器件层 ; 具有处于第一衬底的 CMOS 器件层上方的接口 引脚的第一互连层 ; 与第一互连层的接口引脚连接的纳米线第一阵列 ; 在纳米线结材料上 方的纳米线第二阵列 ; 具有布置在纳米线第二阵列上方的接口引脚的第二互连层, 该接口 引脚与纳米线第二阵列连接, 所述第二衬底包括布置在第二互连层上方的第二 CMOS 器件 层。纳米线结材料可以包括例如布置在纳米阵列之间的电双稳态分子层。
     US 2005/0017759A1 公开了一种电路元件, 所述电路元件具有第一层、 第二层和单 分子层, 所述第一层由电绝缘衬底材料和第一导电材料构成, 所述第一导电材料以至少一 个分立区域 (discrete area) 的形式, 使得其被包埋在衬底材料中或涂覆到衬底材料上, 所 述第二层具有第二导电材料, 所述单分子层由运输电荷载流子的电活性分子构成的, 布置 在第一层和第二层之间。单分子层被固定, 并且与第二层电接触。电活性分子中的每一个 具有用作电子供体的第一单元和用作电子受体的第二单元以及至少一个布置在第一单元 和第二单元之间的还原氧化活性单元, 其中, 所述电子供体和所述电子受体形成二极管, 并
     且通过所述还原氧化活性单元形成可变电阻。
     US 2006/0211257A1 涉及一种包含由有机存储材料构成的至少一个存储单元的化 合物, 其尤其可用于 CMOS 结构, 所述化合物的特征在于 : a) 至少一个第一锚定基团, 其具有 用于共价键合到第一电极尤其化学键合到存储器单元的底电极的反应性基团 ; 以及至少一 个第二锚定基团, 其具有用于键合到第二电极尤其键合到存储器单元的顶电极的反应性基 团。
     JP 2007 220768A1 公开了一种与半导体工艺兼容的工艺, 用于穿过层间绝缘膜在 接触孔中分别形成下电极和上电极, 并且可变电阻膜被夹在两个电极之间, 从而形成存储 器部分。存储器被具有低介电常数的层间绝缘膜包围。此外, 交叉点非易失性存储器元件 适于集成并提高速度, 因为其由于其元件结构而与 CMOS 工艺或类似工艺兼容。
     将基于分子材料的电阻开关与半导体器件集成的所有方法在其制造工艺中都具 有显著困难。具体地, 业已表明难以完全基于 CMOS 制造工艺制造这类混杂器件。而且, 就 完成器件的耐久性方面和对于在器件的制造过程损伤有机材料的风险而言, 包含基于有机 材料的电阻开关的混杂电子器件是有问题的。有机材料是敏感的, 并且可能在其沉积之后 在通常的 CMOS 加工步骤过程中受到损伤。此外, 在有机材料沉积在衬底上之后, 由于有机 材料到相邻材料层中的扩散或由于相邻材料层的材料到有机材料中的扩散, 使得有机材料 发生结构变化。
     本发明的目的是提供一种制造包含半导体器件和基于活性有机材料的电阻开关 的电子混杂器件的方法以及相应的器件, 所述方法可以完全集成到诸如 CMOS 技术的 MOS 半 导体制造工艺中, 避免了在制造过程中对于活性有机材料的损伤, 并且得到具有长耐久性 的混杂电子器件。
     该问题通过包括独立权利要求 1 的特征的方法解决了。根据本发明, 提供了一种 制造电子器件的方法, 所述方法包括 : 提供包含半导体器件叠层的衬底 ; 在所述衬底上沉 积第一材料层, 所述第一材料层是绝缘层 ; 在所述第一材料层上沉积活性有机材料层 ; 以 及在所述活性有机材料层上沉积第二材料层, 所述第二材料层是绝缘层。
     根据本发明的制造方法允许制造包含半导体器件叠层和含有活性有机材料的电 阻开关的电子混杂器件。第一材料层和第二材料层起到绝缘阻挡层的作用, 其防止材料从 相邻层 ( 诸如半导体器件叠层的各层 ) 扩散到活性有机材料层, 或者防止活性有机材料扩 散到相邻材料层中。 此外, 第二材料层可以起到绝缘阻挡层的作用, 用于防止活性有机材料 扩散到相邻材料层中并且保护活性有机材料层免受相邻材料层以及随后的加工步骤的不 利影响。由于第一材料层和第二材料层作为绝缘阻挡层将活性有机材料层夹在中间, 所以 可以提高活性有机材料和电阻开关的耐久性。 根据本发明的方法可以通过使用常规的半导 体加工技术诸如半导体光刻和 CMOS 加工来完成。
     根据一个实施方式, 该方法包括 : 图案化第一材料层 ; 以及利用第一材料层作为 掩模形成用于接触活性有机材料层的底电极。具体地, 可以通过包括刻蚀图案化第一材料 层以获得一个或多个接触孔的半导体光刻工艺并通过在接触孔中沉积诸如但不限于 Al, Cu, Ag, Pt, Au, Ni, Ti, Cr, PANI, Baytron P 的合适导体材料, 来形成底电极。以同样的方 式, 可以制备用于接触下方的半导体器件叠层的一个或多个额外的接触。 此外, 底电极可以 被设置来接触半导体器件叠层和活性有机材料层两者。根据本发明的另一实施方式, 该方法包括图案化第二材料层 ; 以及利用第二材料 层作为掩模形成用于接触活性有机材料层的顶电极。与底电极相类似, 可以使用包括刻蚀 的标准半导体光刻工艺来形成用于接触活性有机材料层的顶电极。
     通过形成将活性有机材料层夹在中间的底电极和顶电极, 制备完整的电阻开关。 第一材料层和第二材料层将活性有机材料层夹在中间, 并且包封和保护活性有机材料层免 受环境 ( 诸如相邻材料层 ) 和随后的衬底加工步骤的影响。适用于第一材料层和第二材料 层的材料是介电材料, 诸如氧氮化硅 ( 诸如 SiOxNy) 以及 Si3N4, 或其他适于用作硬掩模的材 料。
     根据另一个实施方式, 该方法包括在第二材料层和活性有机材料层之间沉积第三 材料层。随后, 第三材料层可以与第二材料层同时被图案化, 以形成接触孔。接着, 利用第 二材料层和第三材料层作为双层掩模, 可以形成用于接触活性有机材料层的顶电极。 因此, 第三材料层可以起到另一绝缘阻挡层的作用。
     优选地, 第三材料层的材料是 SiO、 SiO2 以及其他氧化物 ( 例如 Gd2O3、 Y2O3、 Al2O3、 BaSrTiO3、 BaTiO3) 或氟化物 (CaF2、 LiF) 中的一种的介电材料。优选地, 第三材料层利用不 使用等离子体的沉积工艺 ( 诸如蒸镀工艺或电化学沉积工艺 ) 来沉积。因此, 可以避免在 沉积过程中等离子体对于活性有机材料层的不利影响。此外, 第三材料层在随后的等离子 体沉积工艺 ( 诸如溅射或 PECVD 等, 其常用于 CMOS 工艺中沉积硬掩模并已经被证明是高精 度的和成本高效的 ) 过程中保护活性有机材料层。 根据另一实施方式, 该方法包括图案化第二材料层和第三材料层, 图案化第二材 料层和第三材料层包括刻蚀第二材料层和第三材料层, 其中所述第二材料层和第三材料层 具有不同的刻蚀速率。合适的刻蚀工艺包括湿法刻蚀和等离子体刻蚀。因此, 第二材料层 和第三材料层形成双层掩模, 所述双层掩模包括接触孔, 电极材料诸如但不限于 Au, Ni, Pt, Cu, Al, Ag, Cr, Ti, PANI 和 Baytron P 可以沉积到所述接触孔中, 以接触电阻开关的活性有 机材料层。利用具有不同刻蚀速率和对于特定化学刻蚀剂具有不同的敏感性的材料, 第二 材料层和第三材料层中的一个可以用作刻蚀停止层 (stop etch barrier)。 优选地, 直接提 供在活性有机材料层的顶部上的第二材料层被用作刻蚀停止层, 并且具有比第三材料层更 低的刻蚀速率以及比活性材料更高的刻蚀速率。
     根据另一个实施方式, 第二材料层的沉积利用不使用等离子体的沉积工艺 ( 诸如 蒸镀或电化学沉积 ) 来完成, 而第三材料层利用等离子体沉积工艺 ( 诸如溅射或 PECVD) 来 完成。
     根据另一个实施方式, 该方法包括沉积水平延伸的金属条, 所述金属条与顶电极 和底电极之一相连。 因此, 可以制造纵横条几何形状的电极, 该电极包括一个或多个与若干 与电阻开关的底电极接触的第一条 ; 以及相对于与若干电阻开关的顶电极连接的第一条以 非零角度 ( 诸如 90 度 ) 延伸的相应的条。
     根据本发明, 提供了一种电子器件, 其包括 : 具有半导体器件叠层的衬底 ; 衬底上 的第一材料层, 所述第一材料层是绝缘层 ; 第一材料层上的活性有机材料层 ; 以及活性有 机材料层上的第二材料层, 所述第二材料层也是绝缘层。
     根据本发明的电子器件是混杂电子器件, 其集成了半导体器件叠层和包含活性有 机材料层的电阻开关。第一材料层和第二材料层起到绝缘阻挡层的作用, 其防止材料从相
     邻层 ( 诸如半导体器件叠层的各层 ) 扩散到活性有机材料层, 或者防止活性有机材料扩散 到相邻材料层中。 此外, 第二材料层可以起到绝缘阻挡层的作用, 其防止活性有机材料扩散 到相邻材料层中并保护活性有机材料层免受相邻材料层以及随后的加工步骤的不利影响。 由于第一材料层和第二材料层作为绝缘阻挡层将活性有机材料层夹在中间, 所以可以提高 活性有机材料和电阻开关的耐久性。 根据本发明的电子器件可以通过常规的半导体加工技 术诸如半导体光刻和 CMOS 加工来制造。
     根据一个实施方式, 第一材料层包括至少一个接触活性有机材料层的底电极, 第 二材料层包括至少一个接触活性有机材料层的顶电极。因此, 提供了完整的电阻开关, 其 中, 活性有机材料层被夹在第一材料层和第二材料层之间, 并且被第一材料层和第二材料 层包封和保护。
     根据另一个实施方式, 该器件包括水平延伸的金属条, 所述金属条与顶电极和底 电极之一相连。优选地, 金属条在第一材料层上延伸, 并沉积在第一材料层上。该金属条可 以与第二金属条一起形成纵横条结构, 所述第二金属条相对于第一金属条以非零角度 ( 诸 如 90 度 ) 设置在第二材料层的顶部。因此, 通过在衬底上设置由一个或多个以纵横条布置 的金属条连接的若干半导体叠层和电阻开关, 可以形成现场可编程门阵列 (FPGA)。 根据另一个实施方式, 半导体器件叠层包括包含 PMOS 晶体管和 NMOS 晶体管的 CMOS 晶体管。因此, 根据本发明的混杂电子器件可以通过节省空间的 CMOS 工艺来制造。
     根据另一实施方式, 第一材料层和第二材料层之一或两者的材料是氧氮化硅 (SiOxNy) 和 Si3N4 或任何其他适于用作硬掩模的介电材料中的一种的介电材料。因此, 第一 材料层和第二材料层可以用作分别用于形成一个或多个底电极和顶电极的硬掩模。
     根据另一个实施方式, 第三材料层的材料是 SiO、 SiO2 以及其他氧化物 ( 例如 Gd2O3、 Y2O3、 Al2O3、 BaSrTiO3、 BaTiO3) 或氟化物 (CaF2、 LiF) 中的一种的介电材料。
     根据一个实施方式, 衬底包括半导体叠层, 该叠层一般可包含多层应变的或未应 变的半导体层、 介电材料层或金属材料层或其组合, 它们可以起到晶体管、 二极管、 电容器 的作用或者它们可以具有任意其他电子功能。
     根据另一实施方式, 活性有机层可以是有机半导体、 半导体 p-n 结、 电阻开关材料 或导电聚合物中的一种, 或者可以是其组合, 并且具有相应的功能性。 活性有机层也可以包 含若干层。
     根据另一实施方式, 活性有机层由分子层或金属 - 绝缘体 - 金属 (MIM) 结组成, 并且形成显示电阻开关特性的电阻开关。电阻开关可以通过金属 - 聚合物 - 金属体系形 成, 其中聚合物含有半导体特性。此外, 该材料可以显示所谓的 “灯丝开关效应” (filament switch effect)。
     根据另一实施方式, 用在 MIM 体系中的有机半导体材料可以是包括如下的组中的 聚合物 : 聚 ( 乙炔 )、 聚 ( 吡咯 )、 聚 (3- 烷基噻吩 )、 聚苯胺、 聚噻吩、 聚 ( 对苯硫醚 ) 和聚 ( 对 苯乙烯 )(PPV)、 聚吲哚、 聚芘、 聚咔唑、 聚薁 (polyazulene)、 聚氮杂卓、 聚 ( 芴 ) 和聚萘, 但 并不局限于此。P 型有机半导体例如是如下分子 : 并五苯、 并四苯并 [2, 3-b] 噻吩、 TIPS- 并 五苯、 α- 联六噻吩 (α-sexithiophene)、 低聚噻吩 - 芴衍生物、 双 ( 亚乙基二硫代 ) 四硫富 瓦烯 (BEDT-TTF)、 双 (4, 5- 二氢萘 [1, 2-d]) 四硫富瓦烯、 酞菁铜 (II)、 八乙基卟啉合铂, 其 中仅记载了一些但并不局限于此。 N- 型有机半导体是如下分子 : 富勒烯 -C60、 富勒烯 -C70、
     富勒烯 -C84、 十六氟酞菁铜、 内 - 四 ( 五氟苯基 ) 卟啉合 Pd(II)、 1, 4, 5, 8- 萘四羧二酸酐、 苝 -3, 4, 9, 10- 四羧二酸酐、 N, N’ - 二苯基 -3, 4, 9, 10- 苝二甲酰亚胺、 N, N’ - 二辛基 -3, 4, 9, 10- 苝二甲酰亚胺 (PTCDI-C8)、 N, N’ - 二苯基 -3, 4, 9, 10- 苝二甲酰亚胺 (PTCDI-Ph)、 7, 7, 8, 8- 四氰醌二甲烷 (TCNQ)、 2, 3, 5, 6- 四氟 -7, 7, 8, 8- 四氰醌二甲烷 (F4TCNQ), 但并不局 限于此。
     根据另一实施方式, 另一组适当的聚合物包括例如聚 (3- 己基噻吩 )(P3HT)、 聚苯 胺、 聚 ( 苯乙烯 )- 分散红 1(PPV-DR1)、 聚硅氧烷咔唑 (PSX-Cz)、 聚吡咯、 聚 ( 邻氨基苯甲 酸 )(PARA) 和聚 ( 苯胺 - 共 - 邻氨基苯甲酸 )(PANI-PARA)。聚合物通过至少一种具有高离 子迁移性的金属 ( 如 Cu、 Au、 Ag 等 ) 接触。
     上述聚合物的结构式如下所示 :
     根据另一实施方式, 适用于活性有机层的材料还包括或由在施加电场时显示传导 性变化的材料组成, 这些材料诸如为电阻开关材料。电阻开关材料可以是含有如下组分的 材料, 这些组分响应于电场的施加而进行电荷转移。这个范畴的材料还包括响应于电场的 施加而与连接的电极进行电荷转移的电阻开关材料。适当的电极材料包括如 Cu、 Au、 Ag 等 的金属。
     通常, 这些被称为电荷转移复合物的材料是电荷供体 - 电荷受体复合物, 其以至 少一种其中存在电荷由供体向受体片段的部分转移的到激发态的电子电荷跃迁为特征。 电 荷可以是电子或空穴。
     电荷转移复合物中的供体分子和受体分子被定义为 : 供体的最高被占据分子轨道
     (HOMO) 和受体的最低被占据分子轨道 (LUMO) 彼此充分接近, 结果在施加电场时, 供体的 HOMO 中的电荷可以转移到受体的 LUMO, 反之亦然, 这取决于电场方向。
     供体分子是在电荷转移复合物形成期间贡献电荷的分子。
     供体分子可以包含如下供体基团中的一个或多个 : O-、 S-、 NR2、 NAr2、 NRH、 NH2、 NHCOR、 OR、 OH、 OCOR、 SR、 SH、 Br、 I、 Cl、 F、 R、 Ar, 但并不局限于此。它们可以是单个分子、 低 聚物或聚合物。
     根据另一实施方式, 活性有机层中的电阻开关材料包含下式之一的供体分子, 但 并不局限于此 :
     受体分子是在电荷转移复合物形成期间接受电荷的分子。
     受体分子可以包含如下受体基团中的一个或多个 : NO2、 CN、 COOH、 COOR、 CONH2、 CONHR、 CONR2、 CHO、 COR、 SO2R、 SO2OR、 NO、 Ar, 但并不局限于此。它们可以是单个分子、 低聚物 或聚合物。
     在富勒烯衍生物、 半导体纳米点 (semiconductor nanodot) 和贫电子过渡金属复 合物中也找到了受体分子。
     根据另一实施方式, 电阻开关材料包含含有如下的组中的受体分子 : C60 富勒烯、 C61 富勒烯、 CdSe 和八乙基卟啉合铂。
     根据另一实施方式, 活性有机层中响应于电场的施加进行电荷转移的电阻开关材 料是具有共轭主链以及侧链液晶聚合物的材料, 它们可以以单域结构形式或多域结构形式 定向。
     根据另一实施方式, 电阻开关材料具有下式, 但并不局限于此 :
     其中, R4 和 R5 在每次出现时独立地选自包含如下的组 :
     R1 和 R2 独立地选自含有如下的组 : 直链 C1-20 烷基、 支化 C1-20 烷基、 芳基、 被取代的 芳基、 烷基芳基、 被取代的烷基芳基、 烷氧基芳基、 被取代的烷氧基芳基、 芳氧基芳基、 被取 代的芳氧基芳基、 二烷基氨基芳基、 被取代的二烷基氨基芳基、 二芳基氨基芳基和被取代的 二芳基氨基芳基,
     R3 选自含有如下的组 : 直链 C1-20 烷基、 支化 C1-20 烷基、 芳基、 被取代的芳基、 烷基芳 基、 被取代的烷基芳基 ; 并且
     其中 R6 和 R7 在每次出现时独立地选自含有如下的组 : 直链 C1-20 烷基、 支化 C1-20 烷 基、 芳基、 被取代的芳基、 烷基芳基、 被取代的烷基芳基、 -(CH2)q-(O-CH2-CH2)r-O-CH3, q 选自 范围 1 ≤ q ≤ 10, r 选自范围 0 ≤ r ≤ 20 ; 并且
     其中 L 和 M 在每次出现时独立地选自含有如下的组 : 噻吩、 被取代的噻吩、 苯基、 被 取代的苯基、 菲、 被取代的菲、 蒽、 被取代的蒽、 任何可以以被二溴取代单体形式合成的芳族 单体、 苯并噻二唑、 被取代的苯并噻二唑、 苝和被取代的苝 ; 并且
     其中 m+n+o ≤ 10, m、 n、 o 中的每个独立地选自范围 1-1000 ; 并且
     其中 p 选自范围 0-15 ; 并且
     其中 s 选自范围 0-15,
     附加条件是, 如果 R4 是 H, 那么 R5 不是 H, 如果 R5 是 H, 那么 R4 不是 H。 根据另一实施方式, 活性有机层中的电阻开关材料具有下式, 但并不局限于此 :其中 L 在每次出现时独立地选自由如下组成的组 : 噻吩、 被取代的噻吩、 苯基、 被 取代的苯基、 菲、 被取代的菲、 蒽、 被取代的蒽、 任何可以以被二溴取代单体形式合成的芳族 单体、 苯并噻二唑、 被取代的苯并噻二唑、 苝和被取代的苝 ; 并且
     其中 R6 和 R7 在每次出现时独立地选自由如下组成的组 : 直链 C1-20 烷基、 支化 C1-20 烷基、 芳基、 被取代的芳基、 烷基芳基、 -(CH2)q-(O-CH2-CH2)r-O-CH3, q 选自范围 1-10, r 选自 范围 0-20 ; 并且
     R4 和 R5 在每次出现时独立地选自包含如下的组 :
     根据另一实施方式, 电阻开关材料具有下式之一, 但并不局限于此 :
     根据另一实施方式, 电阻开关材料是具有下式的经封端的聚富勒烯, 但并不局限于此 :
     根据另一实施方式, 所述材料在含有半导体叠层的衬底上通过使用定向层或通过 其他方法 ( 诸如直接机械摩擦、 通过使用电场或磁场 ) 定向。定向导致偶极再取向并且导 致从电极的电荷转移或者在该层组分间的电荷转移更好。
     对于上述所有在电场中显示电荷转移的电阻开关材料而言, 电荷转移可以在分子 内发生或者可以在材料的分子与分子之间发生。电荷转移也可以在分子和连接的电极 ( 诸
     如场效应晶体管的栅电极或触点 ) 之间发生。
     在分子内电荷转移复合物中, 供体和受体片段是同一分子的部分。分子内电荷转 移分子可以是单一分子、 低聚物或聚合物。
     根据另一实施方式, 电阻开关材料包括贫电子分子。 通常, 贫电子分子是具有吸电 子基团 ( 具有正 Hammett, δ, 常数 ) 和任意供电子基团的分子, 和直接连接到金属上的配 体具有吸电子基团的过渡金属复合物。它们可以是单个分子、 低聚物或聚合物。
     根据另一实施方式, 贫电子分子由下式之一定义, 但并不局限于此 :
     其中, R、 R 1、 R2、 R3、 R4、 R5、 R6 = C = O、 COOH、 F、 Cl、 Br、 I、 CN、 NO2、 NR3+、 O-Ar、 COOR、 OR、 COR、 SH、 SR、 CONH2、 CONHR、 CONR2、 CHO、 OH、 SO2R、 SO2OR、 NO、 C ≡ CR、 Ar ; 以及
     其中, M =过渡金属, X, Y =吸电子基团, 如 C = O、 COOH、 F、 Cl、 Br、 I、 CN、 NO2、 NR3+、 N = C、 O-Ar、 COOR、 OR、 COR、 SH、 SR、 CONH2、 CONHR、 CONR2、 CHO、 C = N、 OH、 SO2R、 SO2OR、 NO、 C ≡ CR、 Ar, R1, R2 =芳族的、 烯丙基的 (allilylic) ; a, b =整数。
     根据另一实施方式, 贫电子分子包括下式之一, 但并不局限于此 :
     根 据 另 一 实 施 方 式,电 阻 开 关 材 料 包 括 氧 化 还 原 - 可 寻 址 分 子 (Redox-addressable molecule)。通常, 氧化还原可寻址分子是其中共轭长度及其具有的 传导性在化学还原或氧化时变化的分子。它们可以是单个分子、 低聚物或聚合物。典型的 氧化还原可寻址基团是 4, 4’ - 联吡啶鎓盐。
     根据一个实施方式, 氧化还原可寻址分子由下式定义, 但并不局限于此 :
     其中, R1、 R2、 R3、 R4 =芳基或烷基, X- =阴离子。 根据一个实施方式, 氧化还原可寻址分子包括下式之一, 但并不局限于此 :
     电阻开关材料层通常是无定形的, 并且容易通过常规沉积方法诸如热蒸镀、 溅射 或旋转涂布、 逐层沉积、 静电自组装、 Langmuir Blodgett 技术沉积在衬底顶部。
     根据另一实施方式, 含有贫电子分子的材料的具体实例是通过氯仿溶液的旋转涂 布制备的六氮杂三萘撑 (HATNA) 的活性膜。该膜可以在真空条件下干燥。然后, 可以沉积 铝电极, 从而形成完整开关。
     在应用电压谱时, 可以在试验装置中测试 20 个循环中的开关比为 2.3。
     在氧化还原可寻址分子中, 通过电流的电子注入使分子化学还原, 并且在 π* 轨 道中的电子增量使材料的传导性增加, 从而由低传导状态 ( 关断 ) 转换到高传导状态 ( 开 通 )。
     根据另一实施方式, 电阻开关材料包括例如通过 Langmuir Blodgett 技术制备的 氧化还原可寻址十八烷基紫精二溴化物层、 通过旋转涂布氯仿 / 乙醇溶液制备的氧化还原 可寻址聚 ( 紫精 - 共 - 十二烷 ) 层、 和通过蒸镀制备的氧化还原可寻址 1, 1’ - 二乙基 -4, 4’ - 联吡啶鎓二溴化物层。当然, 这些材料也可以采用与其他材料相关的技术制备。
     欧洲专利申请 EP 07 01 57 11 公开了太阳城集团可用作电阻开关材料的材料的更多细 节及其制法, 该专利文献通过引用插入此处。
     作为主要特性, 电阻开关材料层包含两个层电阻不同的稳定状态 : 低电阻状态 ( 开通 ) 和高电阻状态 ( 关断 )。 通过应用正压脉冲或负压脉冲, 可以在这些状态之间切换。 即便未向开关材料层施加电压, 该开关材料层的状态也被存储下来。
     在电荷转移复合物材料的情况下, 在施加电场时电荷转移复合物的各组分间的传 导性变化过程可以如下以分子尺度进行解释 : 在低传导状态时 ( 这可以被认为是 “关断” 状 态 ), 电荷载流子 ( 诸如电子 ) 占据最低能量水平。由于施加电场诸如电压脉冲, 所以电子 该材料处于高传 由供体分子转移到受体分子。结果, 电荷载流子占据较高能量水平。因此, 导或 “开通” 状态。
     根据另一实施方式, 传导性聚合物是含有如下的组中的聚合物 : 聚 (3, 4- 亚乙基 二氧噻吩 ) 聚 ( 苯乙烯磺酸酯 )PEDOT:PSS、 掺杂的聚苯胺, 但并不局限于此。
     所述器件可以包含迄今为止并未描述的附加层。具体地, 一个或若干个材料层可 以设置在衬底和介电层之间、 衬底和有机材料第一层之间、 介电层和有机材料第一层之间、 或者有机材料第一层和保护性第二层之间。
     由以下对本发明示例性实施方式的描述结合附图可以得到本发明的进一步优点、 特点和特征。
     图 1A-1Q 示意性地示出了本发明一个实施方式的混杂电子器件的半导体制造步 骤;
     图 2 示意性地示出了所制造的器件的布局 ; 以及
     图 3A-3C 示出了聚合物开关的 I-V 曲线以及相应的经由源极 / 漏极电压执行的晶 体管读出的 I-V 曲线。
     下面将参考示意图 1A-1Q 以及图 2 描述本发明的示例性实施方式。图 1A 示出了 表示诸如 CMOS 晶体管叠层 ( 包括 MOSFET 晶体管 ) 的半导体叠层的最顶层的样品 1。图案 化的衬底 1 包括到半导体叠层的晶体管的接触盘 2a。随后, 通过适当的沉积技术诸如溅射 或 PECVD, 在衬底 1 的顶部沉积氮化硅 (SiN) 的第一材料层 3( 图 1B)。
     在氮化硅 (SiN) 的第一材料层 3 的顶部旋转涂布并干燥光刻胶 4a( 图 1C)。随后, 通过将光刻胶 4a 透过掩模 ( 没有示出 ) 暴露于 UV 源, 来图案化光刻胶 4a。随后, 将正型光 刻胶 4a 显影, 并且剥离处于已暴露于 UV 光的位置处的光刻胶 4a。 或者, 可以使用负型光刻 胶。然后在刻蚀步骤中, 第一材料层 3 在没有光刻胶 4a 覆盖的位置被刻蚀到接触盘 2a, 如 图 1D 所示。然后, 利用光刻胶 4a 作为掩模, 沉积 Au 接触 2b( 图 1E)。
     作为进一步的步骤, 剩余的光刻胶 4a 与沉积在其上的 Au 层一起被去除 ( 图 1F)。 随后, 新的一层光刻胶 4b 被旋转涂布在衬底上。 此光刻胶层 4b 随后通过透过光刻掩模 ( 没 有示出 ) 暴露于 UV 辐射而被图案化, 以包括从 Au 触点 2b 中的一个开始延伸的条或通道, 如图 1G 中所示。然后, 透过图案化的光刻胶 4b, 在氮化硅 (SiN) 的第一材料层 3 上和在 Au 触点 2b 中的一个上沉积 Au 金属条 5( 图 1H)。于是, 形成了底电极。
     在去除光刻胶 4b 掩模之后 ( 图 1I), 利用旋转浇铸技术沉积例如聚 (3- 己基噻吩 ) 即 P3HT 的活性有机材料层 6( 图 1J)。利用不用等离子体的沉积工艺在活性有机材料层 6 的顶部沉积氧化硅 (SiO) 的介电层 7。这样的工艺可以是蒸镀工艺或电化学沉积工艺。在 氧化硅层 7 的顶部沉积另一层介电材料 8, 诸如氮化硅 (Si3N4)。
     沉积在活性有机材料层 6 上的氧化硅层 7 和氮化硅层 8 以及第一材料层 3 充当被 夹在它们之间的活性有机材料层 6 的绝缘阻挡层。此外, 沉积在活性有机材料层 6 上的氧 化硅层 7 和氮化硅层 8 被用作用于随后的沉积触点和顶电极的工艺的双层硬掩模。
     虽然氧化硅层 7 是蒸镀的, 但是 Si3N4 氮化硅通过溅射或 PECVD 沉积。因此, SiO 层保护活性有机材料层 6 免受溅射工艺的不利影响。
     在透过氮化硅层 8 顶部上的图案化的另一光刻胶掩模层 4c 刻蚀氮化硅层 8, 氧化 硅层 7 和活性有机材料层 6 之后 ( 图 1L), Cu 触点 2c 被沉积在 Au 触点 2b 的顶部 ( 图 1M)。
     随后, 去除光刻胶层 4b 和沉积在光刻胶层 4b 上的 Cu 材料 ( 图 1N)。另一光刻胶 层 4c 被旋涂在氮化硅的顶层 8 上, 并且透过光刻掩模 ( 没有示出 ) 暴露于 UV 辐射。光刻 掩模包含 L 形特征, 所述 L 形特征在随后的刻蚀步骤中利用图案化光刻胶层 4c 作为掩模被 转移到氮化硅层 8 和氧化硅层 7( 图 1O)。接着在先前刻蚀中暴露的活性有机材料层 6 上沉积 Cu 的 L 形条 9( 图 1P), 以形成顶电极。最后, 剥离光刻胶层 4c。Au 条 5 和 L 形 Cu 条 9 的端点彼此交叠布置, 并在其重叠部分限定电阻开关 10。电阻开关 10 可以通过向条施加 电压或电压脉冲或者电流或电流脉冲来切换。
     在下文中列出了用于上述制造工艺的示例性工艺参数。 实施例 在 CMOS 芯片上制造分子开关
     1. 清洁芯片 : 在丙酮中 15 分钟 & 在包括超声的丙酮中 2 分钟 & 在包括超声的异 丙醇 (IPA) 中 2 分钟
     2.Si3N4 的溅射 : (60nm : 500W 持续 20min ; 工艺压强 : 1.9E-2mbar)
     3.Si3N4 的光刻 :
     i.AZ-nlof 的旋涂 : 5 秒 @1000RPM & 30 秒 @4000RPM
     ii. 硬烘焙 : 2min@110℃
     iii. 曝光 : 6.5 秒
     iv.PEB : 1min@105℃
     v. 光刻胶的显影 : 在 MIF726 中 110 秒 + 急止浴 (dH2O)
     vi. 用于接触孔的 Si3N4 刻蚀 :
     -RIE : 20sccm CF4 ; 20sccm CHF3 ; 300Watt ; 30mTorr ; 80sec
     vii.Cr/Au 的蒸镀 : 5nmCr/35nmAu@2A/sec@4e-6mbar
     viii. 剥离 : 在丙酮中整夜 + 短太阳城集团超声 & IPA+ 短太阳城集团超声
     4. 底电极的光刻 :
     i.AZ-nlof 的旋涂 : 5 秒 @1000RPM & 30 秒 @4000RPM
     ii. 硬烘焙 : 2min@110℃
     iii. 曝光 : 6.5 秒
     iv.PEB : 1min@105℃
     v. 光刻胶的显影 : 在 MIF726 中 110 秒 + 急止浴 (dH2O)
     vi. 底电极的蒸镀 : 5nm Ti@3A/sec & 35nm Au@3A/sec@6.8E-6mbar 基础压强
     vii. 剥离 : 在丙酮中 30min+ 超声 & IPA(2min@50%超声 )
     5. 旋涂 P3HT 聚 (3- 己基噻吩 )( 约 140nm)
     6. 沉积 15nm SiO@2A/s@6.3e-6mbar
     7. 溅射 35nm SiN(500W 持续 15min ; 工艺压强 : 1.9E-2mbar)
     8. 过孔的光刻 :
     i.AZ-nlof 的旋涂 : 5 秒 @1000RPM & 30 秒 @4000RPM
     ii. 硬烘焙 : 2min@110℃
     iii. 曝光 : 6.5 秒
     iv.PEB : 1min@105℃
     v. 在 RIE 中的 Si3N4 & SiO & P3HT 的刻蚀 :
     a)Si3N4 : 3sccm O2 ; 35sccm CF4 ; 200Watt ; 75mTorr ; 30sec
     b)SiO : 20sccm CF4 ; 20sccm CHF3 ; 300Watt ; 30mTorr ; 20sec
     c)P3HT : 20sccm O2 ; 30Watt ; 100mTorr ; 150sec
     vi. 蒸镀 110nm Cu@2A/s@6e-6mbar
     vii. 在丙酮中剥离和在 IPA 中清洗
     9. 顶电极的光刻 :
     i.AZ-nlof 的旋涂 : 5 秒 @1000RPM & 30 秒 @4000RPM
     ii. 硬烘焙 : 2min@110℃
     iii. 曝光 : 6.5 秒真空
     iv.PEB : 1min@105℃
     v.Si3N4 和 SiO 的刻蚀 :
     a)Si3N4 : 3sccm O2 ; 35sccm CF4 ; 200Watt ; 75mTorr ; 30sec
     b)SiO : 20sccm CF4 ; 20sccm CHF3 ; 300Watt ; 30mTorr ; 20sec
     vi. 蒸镀 50nm Cu@2A/sec@7e-7mbar
     vii. 在丙酮中剥离, 在 IPA 中清洗
     利用所制造的器件进行电学测量。
     测量包括芯片的晶体管 11 的检测。随后进行电阻开关 10 的测量。它们表明了从 初始的关状态到开状态的切换是可能的。也观察到了反向切换。在包括施加非常高的电压 的电阻开关 10 的测量之后, 对晶体管之一的测量结果没有显示其性能的劣化。
     然后, 检测了聚合物电阻开关 10 和晶体管 11 的组合。图 2 示意性地示出了所制 造的器件的布局。晶体管 11 的栅极 12 经由顶电极 (TE)(2c) 并经由相应的聚合物开关 10 编址, 而通过测量在固定的源极 / 漏极电压 (VSD) 下作为施加到相应的顶电极 (2c) 的电压 (VG) 的函数的相应读出晶体管 11 的源极 / 漏极电流 (ISD), 完成晶体管读出。
     在上述实例中, 被检测的电阻开关 10 初始处于关状态。如预期的, 关状态导致最 小 (ISD = 180nA@VSD = 2V 和 VG = 2V) 的晶体管响应。相应的读出曲线被示于图 3C( “关状 态” 曲线 )。
     然后, 通过在电阻开关 11 的底触点 2b 和顶触点 2c 之间施加 5V 的电压, 将电阻开 关 11 转变为开状态。相应的 I-V 曲线被示于图 3A。如在图 3C 中的 “开状态” 曲线中可看 到的, 晶体管 11 的如下读出示出了正常的响应 (ISD = 1.7mA@VSD = 2V and VG = 2V)。
     通过向电阻开关的顶电极 2c 和底电极 2b 施加 -3V 的电压, 开关 11 被再次变回其 关状态 ( 图 3B), 导致如在图 3C 的 “关状态” 曲线中可看到的相同的最小晶体管响应。
     总之, 可以重复地将电阻开关在其关和开状态之间切换 ( 随机访问存储器 (RAM) 行为 )。晶体管读出相应地改变。
     上述本发明的特征可单独或以任何组合而对于发明来说具有重要性。
     参考文献 :
     [1.]K.K.Likharev, D.B.Strukov, in Introducing Molecular Electronics2007.
     [2.]D.B.Strukov, K.K.Likharev, Nanotechnology 2005, 16 888-900.
     [3.]G.S.Snider, R.S.Williams, Nanotechnology 2007, 18 035204.

关 键 词:
电子 混杂 器件
  专利查询网所有资源均是用户自行上传分享,仅供网友学习交流,未经上传用户书面授权,请勿作他用。
太阳城集团本文
本文标题:电子混杂器件.pdf
链接地址:http://zh228.com/p-6420489.html
太阳城集团我们 - 网站声明 - 网站地图 - 资源地图 - 友情链接 - 网站客服客服 - 联系我们

copyright@ 2017-2018 zhuanlichaxun.net网站版权所有
经营许可证编号:粤ICP备17046363号-1 
 


收起
展开
葡京赌场|welcome document.write ('');