太阳城集团

  • / 25
  • 下载费用:30 金币  

半导体器件及其制造方法.pdf

摘要
申请专利号:

CN201010103285.3

申请日:

2010.01.27

公开号:

CN102097435B

公开日:

2015.01.14

当前法律状态:

有效性:

法律详情: 授权|||实质审查的生效IPC(主分类):H01L 27/088申请日:20100127|||公开
IPC分类号: H01L27/088; H01L21/8234; H01L27/108; H01L21/8242 主分类号: H01L27/088
申请人: 海力士半导体有限公司
发明人: 朴正勋; 金东锡
地址: 韩国京畿道
优先权: 2009.12.09 KR 10-2009-0121764
专利代理机构: 北京天昊联合知识产权代理有限公司 11112 代理人: 顾红霞;何胜勇
PDF完整版下载: PDF下载
法律状态
申请(专利)号:

太阳城集团CN201010103285.3

授权太阳城集团号:

太阳城集团102097435B||||||

法律状态太阳城集团日:

2015.01.14|||2012.12.26|||2011.06.15

法律状态类型:

太阳城集团授权|||实质审查的生效|||公开

摘要

本发明公开一种半导体器件及其制造方法,其中,在单元区域与外围区域之间形成有高度差,使得单元区域的埋入式栅极结构的高度与外围区域的栅极的高度大致相同,从而可以更容易地形成单元区域中的位线和存储节点触点,并且可以减小寄生电容。所述半导体器件包括单元区域和外围区域,所述单元区域包括埋入基板中的栅极,所述外围区域与所述单元区域相邻,在所述单元区域的表面与所述外围区域的表面之间产生阶高。

权利要求书

1: 一种半导体器件, 包括 : 单元区域, 其包括埋入基板中的栅极 ; 以及 外围区域, 其与所述单元区域相邻, 其中, 在所述单元区域的表面与所述外围区域的表面之间产生阶高。
2: 根据权利要求 1 所述的半导体器件, 其中, 所述基板形成于所述单元区域和所述外围区域中, 所述外围区域中的基板的上表面形 成于比所述单元区域中的基板的上表面低的位置处。
3: 根据权利要求 1 所述的半导体器件, 还包括 : 形成于所述单元区域的基板上的硬掩模层或连接插塞层, 所述基板形成于所述单元区 域和所述外围区域中, 所述硬掩模层的上表面或所述连接插塞层的上表面形成于比所述外 围区域的上表面高的位置处。
4: 根据权利要求 1 所述的半导体器件, 其中, 所述基板形成于所述单元区域和所述外围区域中, 所述半导体器件还包括形成于所述 单元区域的基板上的硬掩模层, 凹槽形成为从所述硬掩模层延伸至所述单元区域的基板, 埋入所述基板中的栅极形成于所述凹槽中, 所述凹槽的上端位于比所述外围区域的基板的 上表面高的位置。
5: 根据权利要求 4 所述的半导体器件, 其中, 所述硬掩模层包括氧化物材料、 氮化物材料、 或氧化物材料与氮化物材料的堆叠结构。
6: 根据权利要求 1 所述的半导体器件, 其中, 所述基板形成于所述单元区域和所述外围区域中, 所述半导体器件还包括形成于所述 单元区域的基板上的连接插塞层, 凹槽形成为从所述连接插塞层延伸至所述单元区域的基 板, 埋入所述基板中的栅极形成于所述凹槽中, 所述凹槽的上端位于比所述外围区域的基 板的上表面高的位置。
7: 根据权利要求 1 所述的半导体器件, 其中, 所述基板形成于所述单元区域和所述外围区域中, 所述半导体器件还包括在所述单元 区域的基板和所述外围区域的基板中形成为预定厚度的器件隔离层, 所述外围区域的器件 隔离层比所述单元区域的器件隔离层深。
8: 根据权利要求 1 所述的半导体器件, 还包括 : 形成于所述单元区域和所述外围区域上的位线, 从所述位线到所述单元区域的栅极结 构的距离大致等于从所述位线到所述外围区域的栅极结构的距离。
9: 根据权利要求 1 所述的半导体器件, 其中, 所述基板形成于所述单元区域和所述外围区域中, 所述半导体器件还包括在所述基板 上形成于所述外围区域中的栅极, 形成于所述外围区域中的栅极包括多晶硅层、 栅极金属 层和栅极硬掩模层, 所述栅极金属层包括氮化物层、 非晶碳层和氧化物层中的任何一者或 多者。
10: 根据权利要求 9 所述的半导体器件, 还包括 : 轻度掺杂漏极区域, 其形成于与所述外围区域的栅极相邻的基板中, 并且包括低浓度 源极漏极离子注入区域和高浓度源极漏极离子注入区域。
11: 一种形成半导体器件的方法, 包括 : 2 在外围区域的表面与单元区域的表面之间形成阶高 ; 以及 在所述单元区域的基板中埋入栅极。
12: 根据权利要求 11 所述的方法, 其中, 形成所述阶高的步骤包括 : 将所述外围区域的基板蚀刻至预定深度, 从而使所述外围 区域的基板形成于比所述单元区域的基板低的位置处。
13: 根据权利要求 11 所述的方法, 其中, 形成所述阶高的步骤包括 : 在所述单元区域的基板的表面上沉积硬掩模层、 连接插塞 层、 或硬掩模层与连接插塞层的堆叠结构。
14: 根据权利要求 13 所述的方法, 其中, 所述硬掩模层包括氧化物材料、 氮化物材料、 或氧化物材料与氮化物材料的堆叠结构。
15: 根据权利要求 11 所述的方法, 其中, 形成所述阶高的步骤包括 : 在所述单元区域的基板的上表面上形成连接插塞层, 然后 在所述连接插塞层上形成硬掩模层。
16: 根据权利要求 11 所述的方法, 还包括 : 在形成所述阶高之前, 在所述单元区域的基板和所述外围区域的基板中形成器件隔离 层。
17: 根据权利要求 16 所述的方法, 其中, 所述单元区域的器件隔离层形成为比所述外围区域的器件隔离层深。
18: 根据权利要求 16 所述的方法, 其中, 形成所述器件隔离层的步骤包括 : 通过利用 CXHYFZ 的干式蚀刻工序来蚀刻所述基板以 形成沟槽, 并且利用所述器件隔离层填充所述沟槽。
19: 根据权利要求 16 所述的方法, 其中, 形成所述器件隔离层的步骤包括 : 在所述基板中形成沟槽 ; 在所述沟槽的表面上形成壁氧化物层和衬氮化物层 ; 形成绝缘层, 所述绝缘层是处理并退火的旋涂层、 或者是处理的高密度等离子体化学 气相沉积层 ; 以及 利用化学机械抛光工序将所述绝缘层的上部平坦化。
20: 根据权利要求 16 所述的方法, 还包括 : 在形成所述器件隔离层之后, 通过在所述单元区域的基板和所述外围区域的基板中注 入离子来形成 N 型阱和 P 型阱。
21: 根据权利要求 16 所述的方法, 还包括 : 对所述器件隔离层的表面进行退火处理。
22: 根据权利要求 21 所述的方法, 还包括 : 对所述器件隔离层的表面进行退火处理的步骤是在潮湿、 干燥或自由基环境下执行 的。
23: 根据权利要求 11 所述的方法, 还包括 : 形成在所述单元区域的栅极和所述外围区域的栅极上处于相同高度的位线。
24: 根据权利要求 11 所述的方法, 还包括 : 3 在所述单元区域的基板中埋入所述栅极之前或之后, 在所述外围区域的基板中形成栅 极。
25: 根据权利要求 24 所述的方法, 其中, 在所述外围区域的基板中形成栅极的步骤包括 : 在所述基板中形成多晶硅层、 栅极金属层和栅极硬掩模层 ; 以及 蚀刻所述栅极硬掩模层、 所述栅极金属层和所述多晶硅层。
26: 根据权利要求 25 所述的方法, 还包括 : 在蚀刻所述栅极硬掩模层、 所述栅极金属层和所述多晶硅层之后, 将低浓度源极漏极 离子注入所述外围区域的基板中 ; 在所述栅极的侧壁上形成间隔物 ; 以及 将高浓度源极漏极离子注入所述外围区域的基板中。
27: 根据权利要求 25 所述的方法, 其中, 所述多晶硅层、 所述栅极金属层和所述栅极硬掩模层形成于所述外围区域的基板和所 述单元区域的基板上, 所述方法还包括 : 在所述基板中形成所述栅极硬掩模层、 所述栅极金属层和所述多晶硅层之后, 蚀刻和 移除所述单元区域的多晶硅层 ; 以及 蚀刻和移除位于所述单元区域与所述外围区域之间的边界处的多晶硅层。
28: 根据权利要求 25 所述的方法, 其中, 形成所述栅极硬掩模层的步骤包括如下步骤 (i)、 (ii)、 (iii) 和 (iv) 中之一 : 在步骤 (i) 中, 在所述栅极金属层上沉积氮化物层并对所述氮化物层进行化学机械抛 光处理 ; 在步骤 (ii) 中, 在所述栅极金属层上依次沉积氮化物层和非晶碳层 ; 在步骤 (iii) 中, 依次沉积氮化物层和氧化物层并对所述氮化物层和所述氧化物层进 行化学机械抛光处理 ; 在步骤 (iv) 中, 在所述栅极金属层上依次沉积氮化物层和氧化物层并对所述氮化物 层和所述氧化物层进行化学机械抛光处理, 然后对得到的氮化物层进行湿式蚀刻。
29: 根据权利要求 27 所述的方法, 还包括 : 在所述单元区域中以及移除了所述多晶硅层的所述单元区域与所述外围区域之间的 边界处沉积氮化物层。
30: 根据权利要求 29 所述的方法, 其中, 在所述单元区域的基板中埋入栅极的步骤是在沉积所述氮化物层之后执行的。
31: 一种具有单元区域和外围区域的半导体器件, 所述半导体器件包括 : 基板, 其形成于所述单元区域和所述外围区域中 ; 埋入式栅极结构, 其形成于所述单元区域中的基板上, 并且包括从所述埋入式栅极结 构的上表面延伸的沟槽, 所述沟槽的内部至少被形成于其中的埋入式栅极填充 ; 以及 栅极结构, 其形成于所述外围区域中的基板上 ; 其中, 在所述埋入式栅极结构的上表面与形成有所述栅极结构的基板表面之间形成阶 高。 4
32: 根据权利要求 31 所述的半导体器件, 其中, 所述埋入式栅极结构还包括 : 硬掩模层, 其形成于所述单元区域中的基板上 ; 所述沟槽, 其从所述硬掩模层的上表面延伸至所述基板内 ; 以及 覆盖绝缘层, 其填充所述沟槽。
33: 根据权利要求 31 所述的半导体器件, 其中, 所述埋入式栅极结构还包括 : 连接插塞层, 其形成于所述单元区域中的基板上 ; 所述沟槽, 其从所述连接插塞层的上表面延伸至所述基板内 ; 以及 覆盖绝缘层, 其填充所述沟槽。
34: 根据权利要求 31 所述的半导体器件, 其中, 形成于所述外围区域中的基板的上表面在比形成于所述单元区域中的基板的上表面 低的位置处形成。

关 键 词:
半导体器件 及其 制造 方法
  专利查询网所有资源均是用户自行上传分享,仅供网友学习交流,未经上传用户书面授权,请勿作他用。
太阳城集团本文
本文标题:半导体器件及其制造方法.pdf
链接地址:http://zh228.com/p-6420201.html
太阳城集团我们 - 网站声明 - 网站地图 - 资源地图 - 友情链接 - 网站客服客服 - 联系我们

copyright@ 2017-2018 zhuanlichaxun.net网站版权所有
经营许可证编号:粤ICP备17046363号-1 
 


收起
展开
葡京赌场|welcome document.write ('');