太阳城集团

  • / 12
  • 下载费用:30 金币  

随机访问存储器单元结构、随机访问存储器及其操作方法.pdf

摘要
申请专利号:

太阳城集团CN201410155104.X

申请日:

2014.04.17

公开号:

CN103956182A

公开日:

2014.07.30

当前法律状态:

终止

有效性:

无权

法律详情: 未缴年费专利权终止IPC(主分类):G11C 11/4063申请日:20140417授权太阳城集团日:20170215终止日期:20180417|||授权|||实质审查的生效IPC(主分类):G11C 11/4063申请日:20140417|||公开
IPC分类号: G11C11/4063; G11C11/409 主分类号: G11C11/4063
申请人: 清华大学; 清华大学深圳研究生院
发明人: 潘立阳; 刘雪梅; 伍冬
地址: 100084 北京市海淀区100084-82信箱
优先权:
专利代理机构: 北京清亦华知识产权代理事务所(普通合伙) 11201 代理人: 张大威
PDF完整版下载: PDF下载
法律状态
申请(专利)号:

太阳城集团CN201410155104.X

授权太阳城集团号:

|||||||||

法律状态太阳城集团日:

2019.04.05|||2017.02.15|||2014.08.27|||2014.07.30

法律状态类型:

专利权的终止|||授权|||实质审查的生效|||公开

摘要

太阳城集团本发明提出随机访问存储器单元结构、随机访问存储器及其操作方法,该单元结构包括:N型门管、P型门管、N型晶体管和P型晶体管,其中,N型晶体管的源极与器件内部可调低电压相连,P型晶体管的源极与器件内部可调电源电压相连,N型晶体管的漏极与P型晶体管的栅极相连,N型晶体管的栅极与P型晶体管的漏极相连,N型门管的漏极与位线相连,N型门管的栅极与写入字线相连,N型门管的源极连接至N型晶体管的漏极与P型晶体管的栅极之间的第一节点,P型门管的漏极与互补位线相连,P型门管的栅极与读取字线相连,P型门管的源极连接至N型晶体管的栅极与P型晶体管的漏极之间的第二节点。本发明具有控制简单、集成度高、稳定可靠的优点。

权利要求书

权利要求书
1.  一种随机访问存储器单元结构,其特征在于,包括:N型门管(NG1)、P型门管(PG1)、N型晶体管(N1)和P型晶体管(P1),其中,
所述N型晶体管(N1)的源极与器件内部可调低电压VSSI相连,所述P型晶体管(P1)的源极与器件内部可调电源电压VDDI相连,所述N型晶体管(N1)的漏极与所述P型晶体管(P1)的栅极相连,所述N型晶体管(N1)的栅极与所述P型晶体管(P1)的漏极相连,
所述N型门管(NG1)的漏极与位线BL相连,所述N型门管(NG1)的栅极与写入字线WWL相连,所述N型门管(NG1)的源极连接至所述N型晶体管(N1)的漏极与所述P型晶体管(P1)的栅极之间的第一节点(Q),
所述P型门管(PG1)的漏极与互补位线BLn相连,所述P型门管(PG1)的栅极与读取字线RWL相连,所述P型门管(PG1)的源极连接至所述N型晶体管(N1)的栅极与所述P型晶体管(P1)的漏极之间的第二节点(Qn)。

2.  根据权利要求1所述的随机访问存储器单元结构,其特征在于,所述N型晶体管(N1)的阈值电压绝对值大于所述N型门管(NG1)的阈值电压绝对值,并且,所述P型晶体管(P1)的阈值电压绝对值大于所述P型门管(PG1)的阈值电压绝对值。

3.  一种随机访问存储器,其特征在于,包括多个权利要求1或2所述的随机访问存储器单元结构。

4.  一种随机访问存储器的保持操作方法,其特征在于,应用于权利要求3所述的随机访问存储器,包括:
WWL维持低电平;RWL维持高电平;BL维持低电平;BLn维持高电平;VDDI维持次高电平;VSSI维持次低电平。

5.  一种随机访问存储器的写入操作方法,其特征在于,应用于权利要求3所述的随机访问存储器,采用如下选中操作策略:对地址选中操作行的所有数据进行读操作;然后,对于地址选中操作列,将待写入的数据写入存储单元;对于非选中操作列,将先前读出的存储数据重新写入存储单元。

6.  一种随机访问存储器的写入操作方法,其特征在于,应用于权利要求3所述的随机访问存储器,采用如下选中操作策略:进行地址译码后,将行译码所得行地址信号与列译码所得的列地址信号进行逻辑运算,对于选中列进行写入操作,而非选中列,无操作。

7.  如权利要求5或6所述的随机访问存储器的写入操作方法,其特征在于,对于选中列的写入操作,采用三段写入,包括:
WWL在第一写阶段为低电平、在第二写阶段和第三写阶段为高电平;
RWL在第一写阶段和第二写阶段为低电平、在第三写阶段为高电平;
写入“1”时,BL在第一写阶段、第二写阶段和第三写阶段维持高电平,或者,写入“0”时,BL在第一写阶段、第二写阶段和第三写阶段维持低电平;
BLn在第一写阶段、第二写阶段和第三写阶段维持高电平;
VDDI在第一写阶段、第二写阶段和第三写阶段维持次高电平;和
VSSI在第一写阶段、第二写阶段和第三写阶段维持次低电平。

8.  一种随机访问存储器的读出操作方法,其特征在于,应用于权利要求3所述的随机访问存储器,采用两段读出,包括:
WWL在第一读阶段和第二读阶段维持低电平;
RWL在第一读阶段为高电平,在第二读阶段为低电平;
BL在第一读阶段和第二读阶段维持低电平;
读出“1”时,BLn在第一读阶段为高电平、第二写阶段从高电平逐渐降至低电平,或者,读出“0”时,BLn在第一读阶段和第二读阶段维持高电平;
VDDI在第一读阶段和第二读阶段维持高电平;
VSSI在第一读阶段和第二读阶段维持次低电平。

9.  一种随机访问存储器的刷新操作方法,其特征在于,应用于权利要求3所述的随机访问存储器,包括:
WWL维持在Vthn,所述Vthn为所述N型门管(NG1)和所述N型晶体管(N1)的电压阈值中绝对值较大者;
RWL维持在(高电平-Vthp),所述Vthp为所述P型门管(PG1)和所述P型晶体管(P1)的电压阈值中较大者;
BL维持低电平;
BLn维持高电平;
VDDI维持次高电平;
VSSI维持次低电平。

说明书

说明书随机访问存储器单元结构、随机访问存储器及其操作方法
技术领域
本发明属于存储器件技术领域,具体涉及一种随机访问存储器单元结构、随机访问存储器及其保持、写入、读出和刷新操作方法。
背景技术
随机访问存储器(Random Access Memory,RAM)是指通过指令可以随机地、个别地对每个存储单元进行访问、访问所需太阳城集团基本固定、且与存储单元地址无关的可以读写的存储器。MOS型存储器按太阳城集团存放方式又可分为动态RAM(Dynamic RAM,DRAM)和静态RAM(Static RAM,SRAM)。
DRAM即动态随机存取存储器,由于其密度和速度,DRAM作为最为常见的系统内存。DRAM的存储器单元是电容器,它所包括的电荷可随太阳城集团泄露掉,导致数据丢失.DRAM只能将数据保持很短的太阳城集团。为了防止这一现象发生,必须隔一段太阳城集团刷新(Refresh)一次,如果存储单元没有被刷新,存储的太阳城集团就会丢失。DRAM刷新频率(Refresh Frequency)取决于制造工艺技术和存储器单元本身结构的设计。DRAM刷新频率将会影响RAM存储器工作性能与功耗。DRAM的缺点在于:随着集成电路制造工艺特征尺寸的不断缩小,原有的DRAM结构存储管栅极漏电将明显增大,存储太阳城集团将会很快丢失。本发明采用新的RAM结构,可以有效增加存储管栅极存储电荷保存太阳城集团,降低刷新频率,从而降低电路动态功耗,读写性能将得到改善。
SRAM存储电路以双稳态触发器为基础,状态稳定,只要不掉电,太阳城集团就不会丢失。其优点是不需要刷新,控制电路简单,但集成度较低,适用于不需要大存储容量的计算机系统。SRAM的缺点在于:集成度较低,相同容量的DRAM内存可以设计为较小的体积,但是SRAM却需要很大的体积,且功耗较大。所以在主板上SRAM存储器要占用一部分面积。
发明内容
本发明旨在至少在一定程度上解决上述技术问题之一或至少提供一种有用的商业选择。为此,本发明的目的在于提出一种控制简单、稳定可靠的随机访问存储器单元结构、随机访问存储器及其操作操作方法。
本发明第一方面实施例的随机访问存储器单元结构,包括:N型门管(NG1)、P型门 管(PG1)、N型晶体管(N1)和P型晶体管(P1),其中,所述N型晶体管(N1)的源极与器件内部可调低电压VSSI相连,所述P型晶体管(P1)的源极与器件内部可调电源电压VDDI相连,所述N型晶体管(N1)的漏极与所述P型晶体管(P1)的栅极相连,所述N型晶体管(N1)的栅极与所述P型晶体管(P1)的漏极相连,所述N型门管(NG1)的漏极与位线BL相连,所述N型门管(NG1)的栅极与写入字线WWL相连,所述N型门管(NG1)的源极连接至所述N型晶体管(N1)的漏极与所述P型晶体管(P1)的栅极之间的第一节点(Q),所述P型门管(PG1)的漏极与互补位线BLn相连,所述P型门管(PG1)的栅极与读取字线RWL相连,所述P型门管(PG1)的源极连接至所述N型晶体管(N1)的栅极与所述P型晶体管(P1)的漏极之间的第二节点(Qn)。
在本发明的一个实施例中,所述N型晶体管(N1)的阈值电压绝对值大于所述N型门管(NG1)的阈值电压绝对值,并且,所述P型晶体管(P1)的阈值电压绝对值大于所述P型门管(PG1)的阈值电压绝对值。
本发明第二方面实施例的随机访问存储器,包括多个前述的随机访问存储器单元结构。
该随机访问存储器也具有控制电路简单,状态稳定,只要不掉电,太阳城集团就不会丢失,功耗低等优点。本发明的随机访问存储器集成度相对较高,成为片上SOC系统存储器IP核存储单元的有效解决方案,适用于大容量的计算机系统。
本发明第三方面实施例的随机访问存储器的保持操作方法,应用于前述的随机访问存储器,包括:WWL维持低电平;RWL维持高电平;BL维持低电平;BLn维持高电平;VDDI维持次高电平;VSSI维持次低电平。
本发明第四方面实施例的随机访问存储器的写入操作方法,应用于前述的随机访问存储器,可以采用如下两种选中操作策略之一:(1)对地址选中操作行的所有数据进行读操作;然后,对于地址选中操作列,将待写入的数据写入存储单元;对于非选中操作列,将先前读出的存储数据重新写入存储单元。(2)进行地址译码后,将行译码所得行地址信号与列译码所得的列地址信号进行逻辑运算,对于选中列进行写入操作,而非选中列,无操作。
在本发明的一个实施例中,对于选中列的写入操作,采用三段写入,包括:WWL在第一写阶段为低电平、在第二写阶段和第三写阶段为高电平;RWL在第一写阶段和第二写阶段为低电平、在第三写阶段为高电平;写入“1”时,BL在第一写阶段、第二写阶段和第三写阶段维持高电平,或者,写入“0”时,BL在第一写阶段、第二写阶段和第三写阶段维持低电平;BLn在第一写阶段、第二写阶段和第三写阶段维持高电平;VDDI在第一写阶段、第二写阶段和第三写阶段维持次高电平;和VSSI在第一写阶段、第二写阶段和第三写阶段维持次低电平。
本发明第五方面实施例的随机访问存储器的读出操作方法,应用于前述的随机访问存储 器,采用两段读出,包括:WWL在第一读阶段和第二读阶段维持低电平;RWL在第一读阶段为高电平,在第二读阶段为低电平;BL在第一读阶段和第二读阶段维持低电平;读出“1”时,BLn在第一读阶段为高电平、第二写阶段从高电平逐渐降至低电平,或者,读出“0”时,BLn在第一读阶段和第二读阶段维持高电平;VDDI在第一读阶段和第二读阶段维持高电平;VSSI在第一读阶段和第二读阶段维持次低电平。
本发明第六方面实施例的随机访问存储器的刷新操作方法,应用于前述的随机访问存储器,包括:WWL维持在Vthn,所述Vthn为所述N型门管(NG1)和所述N型晶体管(N1)的电压阈值中绝对值较大者;RWL维持在(高电平-Vthp),所述Vthp为所述P型门管(PG1)和所述P型晶体管(P1)的电压阈值中较大者;BL维持低电平;BLn维持高电平;VDDI维持次高电平;VSSI维持次低电平。
本发明的随机访问存储器的保持、写入、读出和刷新这四类操作方法控制简单,状态稳定,只要不掉电,太阳城集团就不会丢失,功耗低。与SRAM相比集成度相对较高,成为片上SOC系统存储器IP核存储单元的有效解决方案,适用于大容量计算机系统。
本发明的附加方面和优点将在下面的描述中部分给出,部分将从下面的描述中变得明显,或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解,其中:
图1是本发明实施例的随机访问存储器单元结构的示意图;
图2是本发明实施例的随机访问存储器单元结构的保持操作时序图;
图3是本发明实施例的随机访问存储器单元结构的写入操作时序图;
图4是本发明实施例的随机访问存储器单元结构的读出操作时序图;
图5是本发明实施例的随机访问存储器单元结构的刷新操作时序图;
图6是本发明实施例的随机访问存储器单元结构的整体操作时序图。
具体实施方式
下面详细描述本发明的实施例,所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,旨在用于解释本发明,而不能理解为对本发明的限制。
1.随机访问存储器SSRAM单元结构
本发明提出了一种随机访问存储器(Shrunken static RAM)单元结构,如图1所示,包 括:N型门管(NG1)、P型门管(PG1)、N型晶体管(N1)和P型晶体管(P1)。其中:N型晶体管(N1)的源极与器件内部可调低电压VSSI相连。P型晶体管(P1)的源极与器件内部可调电源电压VDDI相连。N型晶体管(N1)的漏极与P型晶体管(P1)的栅极相连。N型晶体管(N1)的栅极与P型晶体管(P1)的漏极相连。N型门管(NG1)的漏极与位线BL相连。N型门管(NG1)的栅极与写入字线WWL相连。N型门管(NG1)的源极连接至N型晶体管(N1)的漏极与P型晶体管(P1)的栅极之间的第一节点(Q)。P型门管(PG1)的漏极与互补位线BLn相连。P型门管(PG1)的栅极与读取字线RWL相连。P型门管(PG1)的源极连接至N型晶体管(N1)的栅极与P型晶体管(P1)的漏极之间的第二节点(Qn)。
该实施例的随机访问存储器单元结构中:N型门管(NG1)为写入数据控制开关,用于控制是否写入数据。P型门管(PG1)为读取数据控制开关,用于控制是否读取数据。N型晶体管(N1)为数据太阳城集团存储管,栅极电容所存储电荷数量代表所存储数据太阳城集团。P型晶体管(P1)为负载管,用于保持N型晶体管栅极电容所存储电荷。本发明的SSRAM单元结构与DRAM相比仅需要少量特殊刷新,控制电路简单,状态稳定,只要不掉电,太阳城集团就不会丢失,功耗低。本发明的随机访问存储器SSRAM单元结构与SRAM相比集成度相对较高,成为片上SOC系统存储器IP核存储单元的有效解决方案,适用于大容量的计算机系统。
在本发明的一个实施例中,N型晶体管(N1)的阈值电压绝对值大于N型门管(NG1)的阈值电压绝对值,并且,P型晶体管(P1)的阈值电压绝对值大于P型门管(PG1)的阈值电压绝对值。表1示出了一个具体实施例中的器件选型情况。这样设置,可以提高器件存储太阳城集团稳定性。详细原因在后文中进一步阐述。
表1器件选型参数示例
MOS管名称MOS管类型阈值电压示例NG1标准阈值NMOSVthn=0.41N1高阈值NMOSVthn=0.513P1高阈值PMOSVthp=-0.535PG1标准阈值PMOSVthp=-0.438
2.随机访问存储器SSRAM
本发明还公开了一种随机访问存储器,其包括多个上述公开的随机访问存储器单元结构。
由于具有类似的结构,因此该随机访问存储器也具有控制电路简单,状态稳定,只要不 掉电,太阳城集团就不会丢失,功耗低等优点。本发明的SSRAM集成度相对较高,成为片上SOC系统存储器IP核存储单元的有效解决方案,适用于大容量的计算机系统。
3.随机访问存储器SSRAM的操作方法
随机访问存储器SSRAM的操作方法包括保持、写入、读出、刷新四种。具体介绍如下。
3.1随机访问存储器SSRAM保持操作
如图2所示,对于本发明的随机访问存储器,保持操作方法包括:WWL维持低电平;RWL维持高电平;BL维持低电平;BLn维持高电平;VDDI维持次高电平;VSSI维持次低电平。
当存储单元处于保持“0”状态:Q点存储太阳城集团为“0”,Qn点存储太阳城集团为“1”时,P1与N1管均处于关断状态。但由于P1与N1管的漏电,Q点电压将会缓慢上升,Qn点电压将会缓慢下降。如果Q点电压上升导致N1管开启或Qn点电压下降导致P1管开启,则存储太阳城集团丢失。为保持Q点电压为低,采取P1为高阈值PMOS管降低漏电流,NG1为标准阈值NMOS管增大漏电流(保持状态:VDDI为高电平,BL接地)。为保持Qn点电压为高,采取N1为高阈值NMOS管降低漏电流,PG1为标准阈值NMOS管增大漏电流(保持状态:VSSI为高电平,BLn预充到高电平)。
当存储单元处于保持“1”状态:Q点存储太阳城集团为“1”,Qn点存储太阳城集团为“0”时,P1与N1管均处于导通状态。存储单元保持特性良好。
由上可以看出,该保持操作方法具有如下优点:
(1)提高了SSRAM存储单元稳定性:据以上分析可知,如果Q点电压上升导致N1管的VG-VSSI>Vthn,则N1管开启,Qn点电压下拉,单元存储太阳城集团丢失;如果Qn点电压下降导致P1管的VG-VDDI<Vthp,则P1管开启,Q点电压上拉,单元存储太阳城集团丢失。为提高SSRAM存储单元稳定性,本发明在保持状态时,调整单元高低电平为VSSI=0.25v,VDDI=0.85v。
(2)降低了SSRAM存储单元静态功耗:提高保持状态的VSSI电压,将降低N1管漏电流;降低保持状态的VDDI电压,将降低P1管漏电流,为降低SSRAM存储单元静态功耗,本发明在保持状态时,调整单元高低电平为VSSI=0.25v,VDDI=0.85v。
3.2随机访问存储器SSRAM写入操作
综合考虑阵列大小,同时操作数据宽度,工作速度等因素,提出两种不同选中操作策略:
选中操作策略1:首先,对地址选中操作行的所有数据进行读操作。然后,对于地址选中操作列,将待写入的数据写入存储单元;对于非选中操作列,将先前读出的存储数据重新写入存储单元。
选中操作策略2:进行地址译码后,将行译码所得行地址信号与列译码所得的列地址信号进行逻辑运算,对于选中列进行写入操作,而非选中列,无操作。
对于本发明的随机访问存储器的选中列,写入操作方法采用三段写入,如图3所示,包括:WWL在第一写阶段为低电平、在第二写阶段和第三写阶段为高电平;RWL在第一写阶段和第二写阶段为低电平、在第三写阶段为高电平;写入“1”时,BL在第一写阶段、第二写阶段和第三写阶段维持高电平,或者,写入“0”时,BL在第一写阶段、第二写阶段和第三写阶段维持低电平;BLn在第一写阶段、第二写阶段和第三写阶段维持高电平;VDDI在第一写阶段、第二写阶段和第三写阶段维持次高电平;VSSI在第一写阶段、第二写阶段和第三写阶段维持次低电平。
需要说明的是,当存储单元写入“0”时,P1管由导通状态变为关断状态,N1管由导通状态变为关断状态,Qn节点写入“1”太阳城集团较长。为减少写入太阳城集团,本发明在写入操作时,采用三段写入。当存储单元写入“1”时,需要将N1管由关断状态开启,需要VG-VSSI>Vthn。由于NG1管的阈值损失,Q点电压不能完整写入“1”,N1管开启存在困难。本发明在写入状态时,调整单元高低电平为VSSI=0v,VDDI=0.85v。
3.3随机访问存储器SSRAM读出操作
如图4所示,对于本发明的随机访问存储器,读出操作方法采用两段读出,包括:WWL在第一读阶段和第二读阶段维持低电平;RWL在第一读阶段为高电平,在第二读阶段为低电平;BL在第一读阶段和第二读阶段维持低电平;读出“1”时,BLn在第一读阶段为高电平、第二写阶段从高电平逐渐降至低电平,或者,读出“0”时,BLn在第一读阶段和第二读阶段维持高电平;VDDI在第一读阶段和第二读阶段维持高电平;VSSI在第一读阶段和第二读阶段维持次低电平。
需要说明的是,当存储单元读取太阳城集团“0”时,BLn不放电,无需考虑速度与功耗。当存储单元读取太阳城集团“1”时,BLn通过N1管放电,N1管放电速度决定读取速度。故Q点电压越高,读取速度越快。本发明在读取状态时,调整单元高低电平为VSSI=0v,VDDI=1.2v。
3.4随机访问存储器SSRAM刷新操作
如图5所示,对于本发明的随机访问存储器单元结构,刷新操作方法包括:WWL维持在Vthn,Vthn为N型门管(NG1)和N型晶体管(N1)的电压阈值中绝对值较大者;RWL维持在(高电平-Vthp),Vthp为P型门管(PG1)和P型晶体管(P1)的电压阈值中较大者;BL维持低电平;BLn维持高电平;VDDI维持次高电平;VSSI维持次低电平。
需要说明的是,尽管前面采用了多阈值单元设计、电源电压动态调整等方法增加存储单元可靠性,但为了进一步降低风险,需要对存储单元进行有效的整体刷新。
综上四类操作,可以得到SSRAM的整体操作时序图,如图6所示。由图可知,本发明 的SSRAM的操作方法控制简单,状态稳定,只要不掉电,太阳城集团就不会丢失,功耗低。与SRAM相比集成度相对较高,成为片上SOC系统存储器IP核存储单元的有效解决方案,适用于大容量计算机系统。
在本说明书的描述中,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。
在本说明书的描述中,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本发明中的具体含义。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
太阳城集团尽管上面已经示出和描述了本发明的实施例,可以理解的是,上述实施例是示例性的,不能理解为对本发明的限制,本领域的普通技术人员在不脱离本发明的原理和宗旨的情况下在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

关 键 词:
随机 访问 存储器 单元 结构 及其 操作方法
  专利查询网所有资源均是用户自行上传分享,仅供网友学习交流,未经上传用户书面授权,请勿作他用。
太阳城集团本文
本文标题:随机访问存储器单元结构、随机访问存储器及其操作方法.pdf
链接地址:http://zh228.com/p-6140620.html
太阳城集团我们 - 网站声明 - 网站地图 - 资源地图 - 友情链接 - 网站客服客服 - 联系我们

copyright@ 2017-2018 zhuanlichaxun.net网站版权所有
经营许可证编号:粤ICP备17046363号-1 
 


收起
展开
葡京赌场|welcome document.write ('');