太阳城集团

  • / 34
  • 下载费用:30 金币  

用于系统级ECC兼容性的ECC字配置.pdf

摘要
申请专利号:

太阳城集团CN201580050778.6

申请日:

2015.09.25

公开号:

CN106716373A

公开日:

2017.05.24

当前法律状态:

实审

有效性:

审中

法律详情: 实质审查的生效IPC(主分类):G06F 11/10申请日:20150925|||公开
IPC分类号: G06F11/10 主分类号: G06F11/10
申请人: 艾沃思宾技术公司
发明人: S·M·阿拉姆; T·安德烈
地址: 美国亚利桑那
优先权: 2014.09.25 US 14/496,964
专利代理机构: 中国国际贸易促进委员会专利商标事务所 11038 代理人: 申发振
PDF完整版下载: PDF下载
法律状态
申请(专利)号:

太阳城集团CN201580050778.6

授权太阳城集团号:

|||

法律状态太阳城集团日:

太阳城集团2017.06.16|||2017.05.24

法律状态类型:

太阳城集团实质审查的生效|||公开

摘要

太阳城集团在一些示例中,存储器设备包括被配置为存储被组织成多个ECC字的页的数据的存储器阵列。存储器设备还对于与一页相关联的每个ECC字包括至少一个输入/输出盘,使得可以由存储器设备对与一页相关联的ECC字中的每一个执行第一级错误校正,并且可以在特定太阳城集团段期间对由每个输入/输出盘输出的数据执行第二级错误校正。存储器设备的所述一个或多个输入/输出盘中的每一个可以被配置为在从外部源存取期间仅将数据中的每ECC字一位提供给外部源。

权利要求书

1.一种电子设备,包括:
系统级错误校正电路;
存储器设备,包括:
一个或多个存储器阵列,其被配置为存储与第一页相关联的数据,与所述第一页相关
联的所述数据被组织成第一组错误校正码ECC字;以及
一个或多个输入/输出盘,用于与所述第一页相关联的所述第一组ECC字中的每一个所
述ECC字,所述一个或多个输入/输出盘用于将与所述第一页相关联的所述数据传送到所述
系统级错误校正电路。
2.如权利要求1所述的电子设备,其中所述存储器设备还对于所述第一组ECC字中的每
一个所述ECC字包括一个或多个错误校正电路。
3.如权利要求1所述的电子设备,其中所述一个或多个输入/输出盘中的每一个被配置
为在特定太阳城集团将数据中的与所述第一组ECC字中的一个所述ECC字相关联的一位提供给所
述系统级错误校正电路。
4.如权利要求1所述的电子设备,其中所述存储器设备还包括高速缓存,所述高速缓存
用于在与所述第一页相关联的所述数据被所述一个或多个输入/输出盘输出之前存储与所
述第一页相关联的所述数据。
5.如权利要求4所述的电子设备,其中在与所述第一组ECC字中的第二ECC字相关联的
数据被处理之前,与所述第一组ECC字中的第一ECC字相关联的数据被处理并存储在所述高
速缓存中。
6.如权利要求4所述的电子设备,其中:
所述存储器阵列存储与第二页相关联的数据,与所述第二页相关联的所述数据被组织
成第二组ECC字,与所述第二组ECC字相关联的ECC字的数量等于与所述第一组ECC字相关联
的ECC字的数量;并且
在处理与所述第二页相关联的所述数据并将其存储在所述高速缓存中之前,所述存储
器设备处理与所述第一页相关联的所述数据并将其存储在所述高速缓存中。
7.如权利要求6所述的电子设备,其中所述一个或多个输入/输出盘对于所述第一组
ECC字中的每一个所述ECC字并且对于所述第二组ECC字中的每一个所述ECC字包括至少一
个输入/输出盘。
8.一种存储器设备,包括:
一个或多个存储器阵列,其存储与第一页相关联的数据,与所述第一页相关联的所述
数据被组织成多个错误校正码ECC字,所述多个ECC字至少包括第一ECC字和第二ECC字;以

一个或多个输入/输出盘,用于将与所述第一页相关联的所述数据提供给外部源。
9.如权利要求8所述的存储器设备,其中所述外部源是系统级错误校正电路。
10.如权利要求8所述的存储器设备,其中所述一个或多个输入/输出盘中的每一个被
配置为在从外部源存取期间仅将数据中的每ECC字一位提供给外部源。
11.如权利要求8所述的存储器设备,其中所述一个或多个输入/输出盘中的每一个被
配置为在第一太阳城集团段期间将数据中的与所述ECC字中的一个相关联的一位提供给所述外部
源。
12.如权利要求11所述的存储器设备,其中所述一个或多个输入/输出盘中的每一个被
配置为在第二太阳城集团段期间将数据中的与所述ECC字中不同的一个相关联的一位提供给所述
外部源。
13.如权利要求8所述的存储器设备,还对于与所述第一页相关联的所述ECC字中的每
一个包括一个或多个错误校正电路,所述一个或多个错误校正电路中的每一个被配置为处
理与和所述第一页相关联的特定ECC字相关联的数据。
14.如权利要求8所述的存储器设备,其中:
所述存储器阵列存储与第二页相关联的数据,与所述第二页相关联的所述数据被组织
成多个ECC字,与所述第二页相关联的ECC字的数量等于与所述第一页相关联的ECC字的数
量;
所述一个或多个输入/输出盘对于与所述第一页相关联的所述ECC字中的每一个以及
与所述第二页相关联的所述ECC字中的每一个包括一个或多个输入/输出盘;并且
所述一个或多个输入/输出盘中的每一个输出数据中的与不同的ECC字相关联的一位,
所述不同的ECC字选自与所述第一页相关联的所述多个ECC字和与所述第二页相关联的所
述多个ECC字。
15.如权利要求8所述的存储器设备,其中:
所述存储器阵列存储与第二页相关联的数据,与所述第二页相关联的所述数据被组织
成多个ECC字,与所述第二页相关联的ECC字的数量等于与所述第一页相关联的ECC字的数
量;并且
所述存储器设备被配置为在第一太阳城集团段期间处理与所述第一页相关联的所述数据,并
且在第二太阳城集团段期间处理与所述第二页相关联的所述数据。
16.一种方法,包括:
识别由外部源请求的数据的第一页,与所述第一页相关联的所述数据被布置成多个错
误校正码ECC字;以及
经由多次存取将与所述第一页相关联的所述数据输出到所述外部源,在每次所述存取
期间,在不同的输入/输出盘上输出数据中的与所述多个ECC字中的每一个相关联的一位。
17.如权利要求16所述的方法,其中所述识别所述第一页是响应于从所述外部源接收
到激活命令。
18.如权利要求16所述的方法,还包括在将与所述第一页相关联的所述数据输出到所
述外部源之前,将与所述第一页相关联的所述数据存储在高速缓存中。
19.如权利要求16所述的方法,还包括将与所述多个ECC字相关联的所述数据提供给多
个错误校正电路,每个所述错误校正电路与所述多个ECC字中的特定一个相关联。
20.如权利要求16所述的方法,还包括:
识别由所述外部源请求的数据的第二页,与所述第二页相关联的所述数据被布置成多
个ECC字,所述第一页的ECC字的数量等于所述第二页的ECC字的数量,并且其中与所述第一
页和所述第二页相关联的所述数据等于与所述外部源相关联的外部页大小;
对与所述第一页的所述多个ECC字中的每一个相关联的所述数据执行错误检查,并且
在第一太阳城集团段期间存储与所述第一页的所述多个ECC字中的每一个相关联的所述数据;
对与所述第二页的所述多个ECC字中的每一个相关联的所述数据执行错误检查,并且
在第二太阳城集团段期间存储与所述第二页的所述多个ECC字中的每一个相关联的所述数据;以

经由所述多次存取将与所述第一页相关联的所述数据和与所述第二页相关联的所述
数据输出到所述外部源,在每个所述存取期间,在不同的输入/输出盘上输出数据中的与所
述第一页的所述多个ECC字中的每一个以及所述第二页的所述多个ECC字中的每一个相关
联的一位。

说明书

用于系统级ECC兼容性的ECC字配置

相关申请

本申请要求于2014年9月25日提交的标题为“ECC Word Configuration for
System-Level ECC Compatibility”的美国专利申请序列号14/496,964的优先权的权益,
该申请的全部公开内容通过引用完整地并入本文。

背景技术

典型地,存储器设备在存取操作期间经历一定水平的固有随机错误。这些错误是
所预期的并且在操作期间可以被校正。但是,如果错误率足够低,则典型的校正电路能够进
行补偿,从而导致存储器设备的无错误操作。不幸的是,在一些类型的存储器设备(诸如磁
存储器或磁随机存取存储器(MRAM))中,在存取操作期间引入的固有随机错误率可能比在
其它类型的存储器设备(诸如动态随机存取存储器(DRAM))中高。除了存储器设备中的错误
校正之外,系统级错误校正也是所期望的。

附图说明

参考附图描述具体实施方式。在图中,参考标号最左侧的一个或多个数字指示首
次出现该标号的图。在不同图中使用相同的参考标号指示相似或相同的组件或特征。

图1示出了包括根据一些实现方式的示例存储器设备的示例框架。

图2示出了包括根据一些实现方式的另一种示例存储器设备的示例框架。

图3示出了包括根据一些实现方式的另一种示例存储器设备的示例框架。

图4示出了包括根据一些实现方式的另一种示例存储器设备的示例框架。

图5示出了包括被配置为在第一太阳城集团段期间对数据输出进行时分复用的示例存储
器设备的示例框架。

图6示出了包括被配置为在第二太阳城集团段期间对数据输出进行时分复用的示例存储
器设备的示例框架。

图7示出了包括被配置为在第三太阳城集团段期间对数据输出进行时分复用的示例存储
器设备的示例框架。

图8示出了包括根据一些实现方式的示例存储器设备的示例框架。

图9示出了包括根据一些实现方式的示例存储器设备的示例框架。

图10示出了包括根据一些实现方式的示例存储器设备的示例框架。

图11示出了与根据一些实现方式的存储器设备相关联的示例时序图。

图12示出了示出根据一些实现方式的说明性过程的示例流程图。

图13示出了示出根据一些实现方式的说明性过程的示例流程图。

图14示出了示出根据一些实现方式的说明性过程的示例流程图。

具体实施方式

本公开包括用于提高存储器设备的灵活性和兼容性的技术和实现方式。例如,在
一些实现方式中,存储器设备可以包括如图1所示的校正电路系统。在一些实现方式中,校
正电路系统可以被配置为执行第一级(或设备级)错误校正。结合存储器设备的电子设备还
可以包括被配置为执行第二级(或系统级)错误校正的校正电路系统。为了提供具有这两种
校正级别的电子设备,由存储器设备执行的第一级校正可以被配置为与由电子设备执行的
第二级校正正交。

例如,存储器设备可以包括能够校正与被存取的数据相关联的每错误校正码
(error correction code,ECC)字的一个或多个位错误的校正电路系统,并且电子设备可
以包括能够校正每次存取(例如,由存储器设备的输入/输出盘一次输出的数据)的一个或
多个位错误的校正电路系统,诸如系统级ECC。当在多个输入/输出(I/O)盘上提供与存储器
设备内的单个ECC字相关联的数据时,当存储器设备内的ECC字未能校正时,可能会在多个
I/O盘处注入错误。这种在多个I/O盘处的错误可能会妨碍系统级ECC字的可校正性。以这种
方式,本文描述了实现方式,以配置存储器设备和在存储器设备的I/O盘处来自存储器设备
内的ECC字的数据输出,以减少将每次存储器存取的任何附加错误传递到执行第二级校正
的校正电路系统的可能性。例如,存储器设备内的ECC电路系统可以被配置为校正单个位内
的错误并且向多个I/O盘提供数据输出。系统级ECC电路系统还可以被配置为校正来自多个
I/O盘的数据输出(有时称为系统级ECC字)内的单个错误。在存储器设备的ECC电路系统未
能校正在一个I/O盘处的单个位错误并且在另一个I/O盘中注入了第二位错误的情况下,系
统级ECC电路系统也不能校正由I/O盘输出的至少一个错误,因为I/O盘输出了两个位错误。

在一个实现方式中,存储器设备可以包括存储器阵列,存储器阵列具有被布置成
每页包括多个ECC字的数据。存储器设备还可以被配置为对于与一页相关联的ECC字中的每
一个包括至少一个输入/输出(I/O)接口或盘。在这种实现方式中,存储器设备可以被配置
为在多个存取中读取或写入页的数据,使得对于与对页读取和/或写入数据相关联的每一
次存取,由每个I/O盘提供的数据来自不同的ECC字,从而提高存储器设备的总体效率。在一
些特定示例中,每个I/O盘可以专用于特定ECC字(例如,每一页的第一个ECC字),而在其它
示例中,每个I/O盘仅从不同的ECC字接收数据。

例如,在一些系统中,可能有多个ECC字与一页相关联,每个ECC字能够校正单个错
误,但是,当在ECC字中存在多个错误时,错误可能通过ECC字传递。在这些具有每个都能够
校正单个位错误的第一级和第二级错误校正的系统中,如果与存取相关联的数据(例如,由
I/O盘一次输出的数据)也与单个ECC字相关联,那么与存储器设备相关联的第一级错误校
正可以能够校正第一错误,并且如果第二错误导致一个错误被传递到第二级错误校正,则
与系统或电子设备相关联的第二级错误校正可以能够校正第二错误。但是,第二错误经常
导致两个或三个错误从第一级错误校正被传递到第二级错误校正,并且传递的错误通常保
持未校正。

替代地,如果与存取相关联的数据(例如,由I/O盘一次输出的数据)与多个ECC字
相关联,并且在相同ECC字内发生两个或更多个错误,则每个错误与不同的存取相关联。以
这种方式,与存储器设备相关联的第一级错误校正可能导致两个或三个失败,如上所述。但
是,第二级错误校正或系统级错误校正可能能够校正这两个或三个错误,因为每个错误在
不同的存取中从第一级错误校正传递到第二级错误校正。换言之,错误可以由I/O盘在不同
太阳城集团输出,从而允许第二级错误校正来校正错误。

在一个特定实现方式中,与页相关联的ECC字可以被布置成存储器阵列内的列,并
且每次存取可以与对与页相关联的列读取和/或写入数据相关联。例如,如果页大小是512
位,并且存储器设备包括八个I/O盘,则存储器设备可以被配置为具有与八个I/O盘中的每
一个相关联的64列。以这种方式,每一页包括被布置的八个64位ECC字(例如,每I/O一个ECC
字)。因此,每次存取可以与单个列相关联,其中该单个列包括每ECC字的一位。

在一些示例中,为了提高与存储器设备相关联的处理速度,存储器设备可以被配
置为使得对于相邻的存取,相同的I/O盘不接收与相同ECC字相关联的数据。例如,由于与存
储器阵列相关联的路由和其它考虑,使相同ECC字与相同I/O盘相关联导致一些数据被快速
处理,而其它数据被缓慢处理。但是,通过使为与特定ECC字相关联的数据提供服务的特定
I/O盘交错或交替,与处理和/或路由与每个ECC字相关联的数据相关联的太阳城集团可以被平均,
从而导致与存储器设备相关联的存取速度的总体提高。例如,在一个实现方式中,存储器设
备可以被配置为使得每两个ECC字共享两个I/O盘,其中与两个ECC字中的每一个相关联的
数据每次存取时在两个I/O盘之间交替。

在一些实现方式中,可以从存储器阵列中读取数据,并且在将数据传递到I/O盘之
前将数据存储在高速缓存中。例如,整个页可以一次被处理一个ECC字,并且数据可以被存
储在高速缓存中,直到整个页准备好由I/O盘输出。一旦整个页被存储在高速缓存中,与页
相关联的数据就可以被提供给I/O盘,一次提供来自每个ECC字的一位数据。例如,如上所
述,如果与页相关联的ECC字被布置成高速缓存内的列,则每次存取可以与对与页相关联的
行读取和/或写入数据相关联。例如,如果页大小是512位并且存储器设备包括八个I/O盘,
则存储器设备可以被配置为每页具有八个64位ECC字,使得整个页可以由I/O盘输出,作为
64个单独八位存取(例如,每次存取每ECC字一位)的一部分。

在一些情况下,存储器设备可以被配置为响应于来自外部源的存取一个外部页的
数据的单个存取请求来处理两个或更多个内部页的数据,其中每个内部页具有多个ECC字。
例如,一些电子设备可以具有被配置为根据外部页大小来读取或写入数据的外部源和被配
置为基于内部页大小来处理数据的存储器设备。在一个特定的示例中,存储器设备可以包
括512位内部页的数据,其中每页具有八个64位ECC字。在这个示例中,外部源可以发出从存
储器阵列中读取1024位数据(例如,等同于两个内部页的外部页)的命令。

在一些实现方式中,存储器设备可以被配置为每外部页每ECC字具有至少一个I/O
盘和/或一个错误校正电路系统(例如,在当前示例中至少十六个I/O盘)。但是,与一次存取
十六个ECC字相关联的功耗或峰值电流对于一些存储器设备而言可能太高而不能适应。因
此,在这个示例中,存储器设备可以被配置为对两个内部页的存取进行时分复用。例如,存
储器设备可以被配置为在第一太阳城集团段期间处理第一页的数据,并且在第一太阳城集团段之后的第
二太阳城集团段期间处理第二页的数据。例如,存储器设备可以处理第一页并将第一页存储在高
速缓存中,然后可以处理第二内部页并将第二内部页存储在高速缓存中。一旦与这两个页
相关联的数据被存储在高速缓存中,存储器设备就可以针对十六个I/O盘上的输出存取数
据,或者每次存取一位(例如,每页每八个ECC字一位)。

在一个特定示例中,存储器设备可以被配置为使与存储在高速缓存中的第一页的
数据和第二页的数据相关联的存取相交错,以改进处理太阳城集团和/或重用I/O盘。例如,在第一
存取期间,存储器设备可以将第一页的第一个八位(例如,每ECC字一位)输出到八个I/O盘,
并且在第二存取期间,存储器设备可以将第二页的第一个八位(例如,每ECC字一位)输出到
八个I/O盘。

在另一个示例中,存储器设备可以被配置为具有十六个I/O盘,同时仍然交错存取
每个内部页。例如,在第一存取期间,存储器设备可以将第一页的第一个八位(例如,每ECC
字一位)输出到第一组八个I/O盘,并且在第二存取期间,存储器设备可以将第二页的第一
个八位(例如,每ECC字一位)输出到第二组八个I/O盘。然后,存储器设备可以将所有十六个
I/O盘上的数据一次提供给与第二级错误校正相关联的外部源或错误校正电路系统。在一
些实现方式中,每个I/O盘可以被配置为将与每次存取相关联的数据提供给与外部源或结
合存储器设备的电子设备相关联的另一个高速缓存或临时存储设备。

在一些实现方式中,存储器设备可以被配置为包括多个操作模式,操作模式中的
每一个指示不同的内部页大小。此外,存储器设备可以包括针对8个I/O盘的x8模式以及针
对16个I/O盘的x16模式。在一些情况下,可以使用一个或多个可编程寄存器、熔丝可编程寄
存器、初始化寄存器来设置模式和/或作为从外部源接收到的命令的一部分来设置模式。在
这种实现方式中,外部源可以提供或发出激活命令,该激活命令使得存储器设备基于如上
所述每页的ECC字的数量和可用的I/O盘的数量以x8模式将一个内部页(512位)的数据加载
到高速缓存中或者以x16模式将两个内部页(1024位)的数据加载到高速缓存中。

在上述示例中,错误校正电路系统被配置为每ECC字校正一个错误。但是,在其它
实现方式中,错误校正电路系统可以能够每ECC字校正多于一个的错误(例如,N个错误)。因
此,本文所述的一些实现方式被配置为减少每次存储器存取将多于N个的错误传递到执行
第二级ECC校正的校正电路系统的可能性。

图1示出了包括根据一些实现方式的示例存储器设备100的示例框架。在所示示例
中,存储器设备100被示为包括存储器阵列102,存储器阵列102存储被布置成多个ECC字
106-116的数据的页104。在本示例中,ECC字106-116中的每一个被示为具有专用校正电路
118-128和专用I/O盘130-140。但是,在以下所述的其它示例中,校正电路系统118-128和I/
O盘130-140可以不必被指定或分配给ECC字106-116中的特定一个,只要每个I/O盘130-140
被配置为每次存取操作从不同ECC字106-116接收数据即可。

一般而言,与页104相关联的数据被存取或提供到I/O盘130-140以使数据对外部
源142可用。一般而言,外部源142向存储器设备100发出或提供存取页(诸如,页104)的数据
的命令(例如,激活、预装载、读取或写入命令)。作为响应,存储器设备将页104提供给I/O盘
130-140,使得系统级错误校正电路系统144每次存取从与页104相关联的ECC字106-116中
的每一个接收一位,从而提供独立的或正交的错误校正。例如,假定错误校正电路系统118-
128中的每一个和系统级错误校正电路系统144可以校正一位错误。

例如,响应于准备页104以便由外部源142存取的激活命令,存储器设备100可以存
取存储在页104中的数据或将其提供给错误校正电路系统。一旦数据被错误校正电路系统
处理,就可以由I/O盘130-140将数据输出到系统级错误校正电路系统144作为单次存取的
一部分,其中每ECC字106-116输出一位。

例如,在所示示例中,假定在ECC字106内发生了不能被校正电路118校正的多个错
误。数据由I/O盘130-140输出作为包括来自每个ECC字106-116的一位的数据块或存取。在
这种情况下,假定在ECC字106内发生了多个错误,从而导致多个错误通过校正电路118传递
而没有被校正。

在一些实现方式中,ECC字106内的错误可能会被分发到系统级错误校正电路系统
144,或者ECC字106内的错误可能会创建被传递到系统级错误校正电路系统144的新错误,
因为校正电路118可能不能校正ECC字106内的错误。但是,在I/O盘130-140将与第一个错误
相关联的数据输出到系统级错误校正电路系统144之后,系统级错误校正电路系统144能够
校正第一个错误,因为第一个错误是当前存取中的单个错误,其中当前存取包括每ECC字
106-116一位。同样地,系统级错误校正电路系统144能够校正ECC字106内的附加错误,因为
每个附加错误可能是每次存取的唯一错误(例如,由I/O盘130-140在特定次输出的数据)。

此外,即使错误发生在另一个ECC字(诸如ECC字108)内,校正电路120也能够校正
错误。因此,为了使错误离开系统级错误校正电路系统144,将需要在同一存取期间在ECC字
106和ECC字108两者内发生第二错误,因为校正电路系统118能够校正ECC字106内的第一错
误并且校正电路系统120能够校正ECC字108内的第一错误。以这种方式,通过将存储器设备
100组织为在包括数据的来自不同ECC字106-116的位的存取中向系统级错误校正电路系统
144输出数据,可以认为设备上(on-device)错误校正与系统级错误校正电路系统144正交。

图2示出了包括根据一些实现方式的另一个示例存储器设备200的示例框架。在所
示示例中,存储器设备200被示为包括存储器阵列202,存储器阵列202存储被布置成多个
ECC字206-216的数据的页204。在本示例中,如图所示,包括ECC字206-216中的每一个的数
据的页204已经被校正电路系统218-228处理并且在经由多个I/O盘234-244中的特定I/O盘
被输出到系统级错误校正电路系统232之前被存储在高速缓存230中。

例如,在一些实现方式中,与页204相关联的数据可以由校正电路系统218-228处
理,一次处理一个ECC字。例如,在太阳城集团t1处,ECC字206可以由校正电路系统218处理并被存
储在高速缓存230中,在太阳城集团t2处,ECC字208可以下一个被处理,随后是ECC字210在太阳城集团t3
被处理,直至ECC字216在太阳城集团tN被处理。因此,在所示示例中,存储在存储器阵列202中的页
204可以一次被读取一个ECC字,由对应的校正电路系统218-228进行处理并且在高速缓存
230中被重构。在另一个实现方式中,与页204相关联的数据可以由校正电路系统218-228处
理,在该处理中同时并行处理所有ECC字。

一旦页204被存储在高速缓存230中,高速缓存230中的数据就可以被存取或提供
到I/O盘234-244,作为包括来自ECC字206-216中的每一个的一位的存取。以这种方式,系统
级错误校正电路系统232能够在向外部源242提供与页204相关联的数据之前每次存取校正
一个错误。

在一个示例中,响应于准备页204以便由外部源242存取的激活命令,存储器设备
200可以存取与存储在存储器阵列202中的页204相关联的数据,并且可以将与ECC字206-
216中的每一个相关联的数据提供给对应的校正电路系统218-228。存储器设备200可以在
高速缓存230中重构页204。然后,存储器设备200可以存取与页204相关联的数据或将其提
供给I/O盘234-244,一次向I/O盘234-244中的每一个提供ECC字206-216中的每一个中的一
位(例如,共N位),如由存取246所示。该N位的集合由系统级错误校正电路系统232作为单次
存取接收,使得系统级错误校正电路系统232能够每次存取246校正一个错误。

在一个特定示例中,假定在ECC字206内发生了多个错误并且在ECC字208内发生了
单个错误。在这个示例中,与ECC字206相关联的数据由校正电路系统218处理,并且在ECC字
206内的错误可以被校正或可以不被校正。接下来,ECC字208由校正电路系统220处理,并且
校正电路系统220能够校正ECC字208内的单个错误。接下来,剩余的ECC字210-216由对应的
校正电路系统222-228处理,并且校正电路系统222-228可以每ECC字210-216校正一个错
误。

在校正电路系统218-228已处理每个ECC字206-216之后,与页204相关联的数据被
收集在高速缓存230中。存储器设备200将存储在高速缓存230中的数据提供给I/O盘234-
244,其中每次存取246提供N个位,使得一位来自ECC字206-216中的每一个。以这种方式,当
这N个位被输出到系统级错误校正电路系统232时,每次存取246包括各个ECC字206-216中
的每一个的一位。因此,系统级错误校正电路系统232能够校正ECC字206内的每个附加错
误,因为ECC字208内的其它错误由校正电路系统220校正,并且每次存取只有一个错误保留
在页204内。

图3示出了包括根据一些实现方式的另一个示例存储器设备300的示例框架。存储
器设备300被配置为具有至少两种操作模式。在第一操作模式中,存储器设备300可以被配
置为响应于从外部源302接收到命令而提供一个内部页的数据。替代地,在第二操作模式
中,存储器设备300可以被配置为响应于从外部源302接收命令而提供两个内部页的数据。
在一些实现方式中,存储器设备300还可以被配置为以x8模式或以x16模式操作,以提高存
储器设备300的灵活性。

在所示示例中,存储器设备300被示为具有存储器阵列304,存储器阵列304具有两
个内部页306和308,它们加在一起等于与外部源302相关联的外部页310的大小。内部页306
和308中的每一个被布置成N个ECC字。例如,内部页306包括ECC字312-316,并且内部页308
还包括ECC字318-322。在所示示例中,存储器设备300包括专用于与内部页306和308中的任
一个相关联的ECC字312-322中的每一个的校正电路324-334和I/O盘336-346。以这种方式,
存储器设备300可以被配置为容纳外部源302,外部源302根据内部页大小或根据等于内部
页大小两倍的外部页大小发出命令。

在一个特定示例中,存储器设备300可以包括x8模式(其中仅使用了8个I/O盘)和
x16模式(其中仅使用了16个I/O盘)。在这个示例中,每个内部页306和308可以被布置成具
有八个64位ECC字。存储器设备300可以响应于当x8模式有效时接收到的命令而提供内部
页,并且可以响应于当x16模式有效时接收到的命令而提供两个内部页(例如,外部页)。通
过以x16模式提供两个内部页,可以确保每个I/O盘与每ECC字的一位相关联,并且在存取期
间在I/O盘之间不共享ECC字。在一些情况下,存储器设备300的模式可以由一个或多个熔丝
可编程寄存器、一个或多个初始化寄存器来设置和/或作为从外部源302接收到的激活命令
的一部分来设置。

一般而言,当存储器设备300从外部源302接收到与外部页310相关联的激活命令
时,存储器设备300开始处理与外部页310相关联的第一内部页306和第二内部页308或者将
其加载到高速缓存348中。在一些实现方式中,存储器设备300可以对第一内部页306和第二
内部页308的处理进行时分复用,使得在第一太阳城集团段期间,存储器设备300处理第一内部页
306,并且在第二太阳城集团段期间,存储器设备300处理第二内部页308。例如,在第一太阳城集团段期
间,存储器设备300可以将与ECC字312-316相关联的数据提供给校正电路系统324-328,随
后将与ECC字318-322相关联的数据提供给校正电路系统330-334。

一旦与第一和第二内部页306和308两者相关联的数据被存储在高速缓存348内,
存储器设备300就开始在存取中将与外部页310相关联的数据输出到I/O盘336-346中,其中
该存取包括来自与内部页306和308两者相关联的ECC字312-322中的每一个的一位。这种存
取可以由外部源302使用读取命令发起。在一些示例中,存储器设备300可以执行单次存取
来收集每ECC字312-322的一位并且将这些位一次提供给I/O盘336-346,用于输出到与电子
设备相关联的系统级错误校正电路系统350。在其它示例中,如将在下面参考图5-7更详细
地描述的,存储器设备300可以执行与第一内部页306相关联的第一存取以将每ECC字312-
316的一位加载到I/O盘336-340上,以及执行与第二内部页308相关联的第二存取以将每
ECC字318-322的一位加载到I/O盘342-346上,在这之后,存储器设备300将这些位输出到系
统级错误校正电路系统350。

如以上参考图1和2所描述的,校正电路系统324-334可以每ECC字312-322校正一
个错误,并且当每次存取包括来自不同ECC字的位时,系统级错误校正电路系统350可以每
次存取校正一个错误。因此,在所示示例中,存储器设备300能够使用内部校正电路系统
324-334处理两个内部页306和308,同时每次存取输出16位以允许系统级校正电路系统350
按正交错误校正来操作。

虽然参考图3所示的实现方式示出了被配置为响应于来自外部源302的命令而提
供两个内部页的数据的存储器设备300,但是应当理解,在其它实现方式中,存储器设备300
可以被配置为响应于来自外部源302的命令而提供多于两个的内部页。

图4示出了包括根据一些实现方式的另一种示例存储器设备的示例框架。如以上
参考图3所讨论的,存储器设备400被配置为具有至少两种操作模式。在第一操作模式中,存
储器设备400可以被配置为响应于从外部源402接收到命令而提供一个内部页的数据。替代
地,在第二操作模式中,存储器设备400可以被配置为响应于从外部源402接收到命令而提
供两个内部页的数据。此外,存储器设备400可以被配置为以x8模式或x16模式操作,以便允
许存储器设备400可操作或与更广泛范围的外部设备(例如,图4的外部源402)兼容。

在所示示例中,存储器设备400被示为包括存储器阵列404,存储器阵列404具有两
个内部页406和408,它们加在一起等于与外部源402相关联的外部页410的大小。内部页406
和408中的每一个被布置成N个ECC字。例如,内部页406包括ECC字412-416,并且内部页408
还包括ECC字418-422。但是,与图3的示例不同,图4所示的示例示出了包括N个校正电路
424-428和N个I/O盘430-434的存储器设备400。在这个示例中,存储器设备400被配置为使
得每页每ECC字具有至少一个校正电路和I/O盘,使得在第一模式中,存储器设备400对于与
内部页相关联的每个ECC字具有一个校正电路系统和一个I/O盘。

在第二模式(例如,其中两个内部页等于一个外部页的模式)中,存储器设备400被
配置为对每一页的处理进行时分复用,使得校正电路424-428和I/O盘430-434可以被重用,
以处理内部页406和408中的每一个。以这种方式,存储器设备400可以被配置为容纳根据内
部页大小或不同于内部页大小的外部页大小发出命令的外部源402,而无需附加的校正电
路或I/O盘。

在一个特定示例中,存储器设备400可以包括x8模式(例如,512位页大小模式)和
x16模式(例如,1024位页大小模式)。在这个示例中,每个内部页406和408可以被布置成具
有八个64位ECC字。存储器设备400可以响应于当x8模式有效时接收到的命令而提供一个内
部页,并且可以响应于当x16模式有效时接收到的命令而提供两个内部页(例如,外部页)。
在一些情况下,存储器设备400的模式可以由一个或多个熔丝可编程寄存器、一个或多个初
始化寄存器设置和/或作为从外部源402接收到的激活命令的一部分来设置模式。

一般而言,当存储器设备400从外部源402接收到与外部页410相关联的激活命令
时,存储器设备400开始处理与外部页410相关联的第一内部页406和第二内部页408或者将
其加载到高速缓存436中。在所示示例中,存储器设备400对第一内部页406和第二内部页
408的处理进行时分复用,使得在第一太阳城集团段期间,存储器设备400处理内部页406,并且在
第二太阳城集团段期间,存储器设备400处理第二内部页408。此外,在其它实施例中,对内部页406
中的每个ECC字412-416和内部页408中的每个ECC字418-422的处理可以被时分复用。例如,
在第一太阳城集团段期间,存储器设备400可以将与ECC字412相关联的数据提供给校正电路系统
424,随后将与ECC字414相关联的数据提供给校正电路系统426,依此类推,直到与到ECC字
416的ECC字中的每一个相关联的数据都已经被对应的校正电路系统424-428处理。

一旦与第一内部页406相关联的数据被处理并且第一太阳城集团段已过去,存储器设备
400就开始处理第二内部页408。例如,在第二太阳城集团段期间,存储器设备400可以将与ECC字
418相关联的数据提供给校正电路系统424。在第二太阳城集团段之后,存储器设备400可以将与
ECC字420相关联的数据提供给校正电路系统426,依此类推,直到与到ECC字422的ECC字中
的每一个相关联的数据都已被对应的校正电路系统424-428处理。在这个示例中,当存储器
设备400处于第二模式时,在与处理内部页406和408中的每一个相关联的第一和第二太阳城集团
段期间可以重用校正电路系统424-428。

一旦与第一和第二内部页406和408两者相关联的数据被存储在高速缓存436内,
存储器设备400将与外部页410相关联的数据提供给I/O盘430-434。在所示示例中,存储器
设备400还可以通过相对于内部页406和408两者重用I/O盘430-434来对由I/O盘430-434进
行的数据输出进行时分复用。例如,存储器设备400可以将与第一内部页406相关联的八个
位(例如,与第一页相关联的每ECC字一位)输出到I/O盘430-434,然后将与第二内部页408
相关联的八个位(例如,与第二页相关联的每ECC字一位)输出到I/O盘430-434。

在其它示例中,存储器设备400可以包括每内部页N个ECC字并且包括N个校正电路
而包括2*N个I/O盘,使得存储器设备400可以在内部页406和408被加载到高速缓存436中
时,在处理内部页406和408中的每一个的期间对校正电路424-428进行时分复用和重用,同
时仍然根据与外部页410相关联的ECC字的数量输出数据。在任一示例中,I/O盘430-434将
每ECC字的一位作为每次存取的一部分提供给系统级错误校正电路系统438,使得系统级错
误校正电路系统438与存储器设备级错误校正正交。

在又一个实现方式中,存储器设备400可以被配置为在从外部源402的单次存取期
间使来自内部页406-408的数据在I/O盘430-434上交错。例如,在第一存取期间,I/O盘430
耦合到内部页406的ECC字412(即,向其提供数据及从其接收数据),而I/O盘432耦合到内部
页410的ECC字418。在第二存取期间,I/O盘430耦合到内部页410的ECC字418,而I/O盘432耦
合到内部页406的ECC字412。当I/O盘430和432在存储器设备400中与ECC字412和418物理上
接近(设备上路由短)时,这种在存储器存取期间使来自内部页406-410的ECC字交错是所期
望的。在这种实现方式中,I/O盘430-434将每ECC字的一位作为每次存取的一部分提供给系
统级错误校正电路系统438,使得系统级错误校正电路系统438与存储器设备级错误校正正
交。

图5示出了包括被配置为在第一太阳城集团段期间对数据输出进行时分复用的示例存储
器设备500的示例框架。在所示示例中,存储器设备500已将等于两个内部页504和506的外
部页502的数据加载到高速缓存508中。第一内部页504包括多个ECC字510-514,并且第二内
部页506包括多个ECC字516-520。在所示示例中,如上所述,ECC字510-520中的每一个已经
由与存储器设备500相关联的错误校正电路系统处理(每次处理一页),并且准备好由I/O盘
524-534输出到系统级错误校正电路系统522。

在一些实现方式中,与一次存取太多ECC字相关联的功耗或峰值电流对于一些存
储器设备而言可能太高而不能适应。因此,在这个示例中,存储器设备500可以被配置为对
两个内部页504和506的存取进行时分复用。例如,如图所示,存储器设备500可以被配置为
在第一太阳城集团段期间存取536内部页504并且在第一太阳城集团段之后的第二太阳城集团段期间存取内部
页506。因此,在所示示例中,存储器设备500正在存取与第一内部页504相关联的位(每ECC
字510-514一位),以便由I/O盘524-528输出到系统级错误校正电路系统522,如下面参考图
6所示。在第二太阳城集团段期间,存储器设备500正在存取与内部页506相关联的位(每ECC字516-
520一位),以便由I/O盘530-534输出到系统级错误校正电路系统522。

图6示出了包括被配置为在第二太阳城集团段期间对数据输出进行时分复用的示例存储
器设备600的示例框架。在所示示例中,存储器设备500已将等于两个内部页504和506的外
部页502的数据加载到高速缓存508中,并且存储器设备500已将内部页504的至少一部分提
供给I/O盘524-528。如以上参考图5所描述的,内部页504包括多个ECC字510-514,并且内部
页506包括多个ECC字516-520。在所示示例中,ECC字510-520中的每一个已经由与存储器设
备500相关联的错误校正电路系统处理(每次处理一页),并且准备好由I/O盘524-534输出
到系统级错误校正电路系统522。

在本示例中,存储器设备500可以被配置为对两个内部页504和506的存取进行时
分复用。例如,如图所示,存储器设备500可以被配置为在第一太阳城集团段期间存取内部页504
(在图5中示为536),并且在第一太阳城集团段之后的第二太阳城集团段期间存取内部页506(在图6中示
为602)。因此,在所示示例中,存储器设备500正在存取与第二内部页506相关联的位(每ECC
字516-520一位),以便在第二太阳城集团段期间由I/O盘530-534输出到系统级错误校正电路系统
522。

图7示出了包括被配置为在第三太阳城集团段期间对数据输出进行时分复用的示例存储
器设备700的示例框架。在所示示例中,存储器设备500已存取内部页504和506两者以将与
每个ECC字相关联的数据提供到I/O盘524-534上。在这个示例中,存储器设备500已准备好
将每个I/O盘524-534上的数据输出到系统级错误校正电路系统522。

以这种方式,存储器设备500可以将与内部页504和506两者相关联并且存储在高
速缓存508中的数据经由I/O盘524-534输出到系统级错误校正电路系统522,如同内部页
504和506是单个外部页502一样。在这个示例中,系统级错误校正电路系统522可以将存取
536(如图5所示)和602(如图6所示)中的每一个视为单次存取。以这种方式,由于与I/O盘
524-534相关联的每个位与不同的ECC字510-520相关联,因此系统级错误校正电路系统522
可以对组合的存取提供正交的错误检查。在一些实现方式中,存储器设备500可以重复从内
部页504和内部页506将数据提供给I/O盘524-534,直到与外部页502相关联的数据被输出
到系统级错误校正电路系统522。

图8示出了包括根据一些实现方式的示例存储器设备800的示例框架。在一些情况
下,为了提高与存储器设备800相关联的处理速度,存储器设备800可以被配置为使得对于
相邻存取,相同I/O盘不接收与相同ECC字相关联的数据。例如,由于与存储器阵列相关联的
路由和其它考虑,使相同ECC字与相同I/O盘相关联可能会导致与一些ECC字相关联的数据
比与其它ECC字相关联的数据更快地被处理。但是,通过使对与特定ECC字相关联的数据提
供服务的I/O盘交错或交替,可以改进与处理和/或路由与页相关联的数据相关联的太阳城集团,
从而导致与存储器设备800相关联的存取速度的整体提高。例如,如所示示例中所示,存储
器设备800可以被配置为使得每两个ECC字共享两个I/O盘,其中与两个ECC字中的每一个相
关联的数据每次存取在这两个I/O盘之间交替。

在所示示例中,与存储器设备800相关联的高速缓存802正在存储已经由校正电路
系统处理的数据的页804,其中一次处理一个ECC字,如上所述。在这个示例中,页804被布置
成具有N个ECC字806-816。ECC字806-816被示为在通常由830-840指示的多次存取中被提供
给I/O盘818-828。在每次存取830-840期间,与ECC字806-816中的每一个相关联的数据的一
位被传递到I/O盘818-828,用于输出到系统级错误校正电路系统和/或存取与页804相关联
的数据的外部源。

在所示示例中,I/O盘818-828已经成对布置,使得ECC字806-816对共享一对I/O盘
818-828。例如,ECC字806和808被配置为共享I/O盘818和820,ECC字810和812被配置为共享
I/O盘822和824,并且ECC字814和816被配置为共享I/O盘826和828。在这个示例中,在存取
830期间,与ECC字806相关联的数据被提供给I/O盘818,与ECC字808相关联的数据被提供给
I/O盘820,与ECC字810相关联的数据被提供给I/O盘822,与ECC字812相关联的数据被提供
给I/O盘824,与ECC字814相关联的数据被提供给I/O盘826,并且与ECC字816相关联的数据
被提供给I/O盘828。但是,在存取832期间,不是将与相同ECC字806-816相关联的数据发送
到相同I/O盘818-828,而是由存储器设备800将与ECC字806相关联的数据提供给I/O盘820
(不是I/O盘818),将与ECC字808相关联的数据提供给I/O盘818(不是I/O盘820),将与ECC字
810相关联的数据提供给I/O盘824(不是I/O盘822),将与ECC字812相关联的数据提供给I/O
盘822(不是I/O盘824),将与ECC字814相关联的数据提供给I/O盘828(不是I/O盘826),并且
将与ECC字816相关联的数据提供给I/O盘826(不是I/O盘828)。

因此,通过共享I/O盘,如果与I/O盘818相关联的路径相对短,并且与I/O盘820相
关联的路径相对长,则与处理与ECC字806和808相关联的数据相关联的时钟周期的数量可
以相对类似,并且总是由长路径处理的一个ECC字将会经历的时钟周期的数量被减少。以这
种方式,与存储器设备800相关联的总体处理太阳城集团被减少,因为存储器设备800不再需要等
待在长路径上路由与单个ECC字相关联的数据所必需的一定数量的时钟周期。

在本示例中,ECC字对806和808、810和812以及814和816共享相应的I/O盘对818和
820、822和824以及826和828。但是,应当理解,每对中的I/O盘的数量和/或与I/O盘相关联
的ECC字的数量可以变化。例如,与每个ECC字806-816相关联的数据可以轮流通过I/O盘
818-828,如以下参考图9所描述的。

图9示出了包括根据一些实现方式的示例存储器设备900的示例框架。如以上太阳城集团
图8所述,由于与存储器阵列相关联的路由和其它考虑,使相同ECC字与相同I/O盘相关联可
能会导致与一些ECC字相关联的数据比与其它ECC字相关联的数据更快地被处理。但是,通
过使对与特定ECC字相关联的数据提供服务的那个I/O盘交错或交替,可以改进与处理和/
或路由与页相关联的数据相关联的太阳城集团,从而导致与存储器设备900相关联的存取速度整
体提高。

在所示示例中,与存储器设备900相关联的高速缓存902正在存储已经由校正电路
系统处理的页的数据904,其中一次处理一个ECC字,如上所述。在这个示例中,页904被布置
成具有N个ECC字906-916。ECC字906-916被示为在通常由930-940指示的多次存取中被提供
给I/O盘918-928。在每次存取930-940期间,与ECC字906-916中的每一个相关联的数据的一
位被提供给I/O盘918-928以被输出到系统级错误校正电路系统和/或存取与页904相关联
的数据的外部源(图9中未示出)。

在所示示例中,I/O盘918-928已被布置成接收与ECC字906-916相关联的数据。例
如,在存取930期间,存储器设备900将与ECC字906相关联的数据提供给I/O盘918,将与ECC
字908相关联的数据提供给I/O盘920,将与ECC字910相关联的数据提供给I/O盘922,将与
ECC字912相关联的数据提供给I/O盘924,将与ECC字913相关联的数据提供给I/O盘926,以
及将与ECC字916相关联的数据提供给I/O盘928。但是,在存取932期间,存储器设备900将
ECC字906-916的配对移位到I/O盘918-928。例如,在存取932期间,存储器设备900将与ECC
字906相关联的数据提供给I/O盘920(不是I/O盘918),将与ECC字908相关联的数据提供给
I/O盘922(不是I/O盘920),与ECC字910相关联的数据提供给I/O盘924(不是I/O盘922),与
ECC字912相关联的数据提供给I/O盘926(不是I/O盘924),与ECC字913相关联的数据提供给
I/O盘928(不是I/O盘926),以及将与ECC字916相关联的数据提供给I/O盘918(不是I/O盘
928)。在所示示例中,ECC字到I/O盘的移位继续,直到整个页被读取,从而减少与长路由路
径相关联的时钟周期的数量。

应当理解,虽然图8示出了共享在两个ECC字之间的I/O盘,并且图9示出了在所有
I/O盘上共享与一页的每个ECC字相关联的数据,但是可以使用其它布置。例如,在每次存取
时共享可以采取ECC字与I/O盘的随机配对,或者I/O盘可以根据路由长度进行配对(例如,
I/O盘918和922共享ECC字910和916)。此外,I/O盘的数量可以小于ECC字的数量,在这种情
况下,I/O盘将在相邻或不同存取期间在两个或更多个ECC字之间共享和交替。

图10示出了包括根据一些实现方式的示例存储器设备1000的示例框架。如以上参
考图3-7所述,在一些情况下,存储器设备1000可以处理多于一个的内部页,就像这些页被
组织为单个外部页一样,以提高存储器设备1000的灵活性和可操作性。在这些实现方式中,
存储器设备1000可以仍然被配置为将与内部页相关联的不同ECC字路由到不同的I/O盘,以
提高与存储器设备1000相关联的总体存取速度。

在所示示例中,与存储器设备1000相关联的高速缓存1002正在存储与已经由校正
电路系统处理的单个外部页相关联的数据的两个内部页1004和1006,其中校正电路系统一
次处理一个ECC字,如上所述。在这个示例中,内部页1004被布置成具有两个ECC字1008和
1010,并且内部页1006被布置成具有两个ECC字1012和1014。ECC字1008-1014被示为在通常
由1024-1030指示的多次存取中被提供给I/O盘1016-1022。

在所示示例中,I/O盘1016-1022已经被布置成接收与ECC字1008-1014相关联的数
据。例如,在存取1024期间,存储器设备1000将与和内部页1004相关联的ECC字1008相关联
的数据提供给I/O盘1016,将与和内部页1006相关联的ECC字1012相关联的数据提供给I/O
盘1018,将与和内部页1006相关联的ECC字1010相关联的数据提供给与I/O盘1020,以及将
与和内部页1006相关联的ECC字1014相关联的数据提供给I/O盘1022。

在存取1026期间,不是将与相同ECC字1008-1014相关联的数据发送到相同I/O盘
1016-1022,而是由存储器设备1000将与ECC字1008相关联的数据提供给I/O盘1018,将与
ECC字1012相关联的数据提供给I/O盘1016,将与ECC字1010相关联的数据提供给I/O盘
1022,以及将与ECC字1014相关联的数据提供给I/O盘1020。以这种方式,存储器设备1000能
够在多个内部页之间而不仅仅是在存储器设备1000的内部页之间共享I/O盘,以提高处理
速度。

图11示出了与根据一些实现方式的存储器设备相关联的示例时序图1100。如以上
参考图3-7所述,在一些情况下,存储器设备可以处理多于一个的内部页,如同这些页被组
织成单个外部页一样,以提高存储器设备的灵活性和可操作性。在这些实现方式中,存储器
设备可以被配置为从外部源接收预定的系列命令。例如,存储器设备可以被配置为接收激
活命令1102、一个或多个读取和/或写入命令1104以及预装载命令1106。在这个示例中,存
储器设备可以被配置为响应于接收到激活命令而将两个内部页加载到高速缓存中,例如,
当外部源被配置为根据与和存储器设备相关联的内部页大小不同的外部页大小存取数据
时。

在本示例中,时序图1100示出了与外部源存取外部页大小的数据的页相关联的事
件,该外部页大小大于由存储数据的存储器设备利用的内部页大小。从存储器设备的角度,
时序图1100被示为:存储器设备从外部源接收命令,执行激活操作1108以将第一页加载到
高速缓存中,执行激活操作1110以将第二页加载到高速缓存中,执行一个或多个读取和/或
写入操作1114以读取和/或编辑存储在高速缓存中的数据,以及执行一个或多个预装载操
作1116以将高速缓存中的数据写回到存储器阵列中。

在所示示例中,存储器设备被示为响应于接收到激活命令1102而执行多组激活操
作1108和1110。由存储器设备执行的激活操作的数量至少部分地基于与存取源相关联的外
部页大小和与存储器设备的存储器阵列相关联的内部页大小的关系。在这个示例中,假定
外部源期望对特定页读取和/或写入数据,其中该特定页的外部页大小为1024位并且内部
页大小为512位。为此,外部源向存储器设备发出激活命令1102,以使得存储器设备将外部
页大小(1024位)的特定页加载到高速缓存中。在接收到激活命令1102之后,存储器设备执
行激活操作1108和1110两者以将内部页大小(512位)的第一页或与外部页相关联的数据的
前一半加载到高速缓存中,并且将内部页大小(512位)的第二页或与外部页相关联的数据
的后一半加载到高速缓存中。

在这个示例中,在第一太阳城集团段期间,存储器设备使与第一内部页相关联的每个ECC
字通过能够每ECC字校正至少一个错误的相关联的错误校正电路,其中每次通过一个ECC字
或同时通过所有ECC字。然后,存储器设备将与ECC字相关联的数据加载到高速缓存中。然
后,在第二太阳城集团段期间,存储器设备使与第二内部页相关联的每个ECC字通过能够每ECC字
校正至少一个错误的相关联的错误校正电路,其中每次通过一个ECC字或同时通过所有ECC
字,并且然后将与ECC字相关联的数据加载到高速缓存中。

响应于接收到读取/写入命令1104,存储器设备将存储在高速缓存中的数据输出
到外部源。存储器设备可以被配置为根据包括不多于每ECC字一位的存取来输出数据,其中
ECC字与第一和第二内部页两者相关联。以这种方式,系统级错误校正电路能够校正附加错
误,即使错误在相同的ECC字内。一旦外部源完成对存储在高速缓存中的数据的读取和写
入,外部源就发出预装载命令1106,并且存储器设备将高速缓存中的数据写回到存储器阵
列中。

图12、图13和图14是示出与具有每页多个ECC字的存储器设备相关联的示例过程
的流程图。这些过程被示为逻辑流程图中的方框的集合,逻辑流程图表示操作的序列,操作
中的一些或全部可以由硬件、软件或其组合来实现。在软件语境中,方框表示存储在一个或
多个计算机可读介质上的计算机可执行指令,当指令由一个或多个处理器执行时,执行所
述操作。通常,计算机可执行指令包括执行特定功能或实现特定抽象数据类型的例程、程
序、对象、组分、数据结构等。

所描述的操作的顺序不应当被解释为限制。可以以任何顺序和/或并行地组合任
何数量的所描述的方框以实现过程或替代的过程,并且不是所有的方框都需要被执行。为
了讨论的目的,参考本文示例中所描述的框架、架构和环境描述了本文的过程,但是这些过
程可以在各种各样的其它框架、架构或环境中实现。

图12示出了示出根据一些实现方式的说明性过程1200的示例流程图。一般而言,
过程1200可以由存储器设备来实现,该存储器设备具有存储器阵列并且对于每ECC字具有
至少一个I/O盘,其中存储器阵列存储被布置成每页多个ECC字的数据。在1202处,存储器设
备接收存取等于外部页大小的量的数据的命令。例如,存储器设备可以根据内部页大小存
储数据,但是可以包括一种或多种模式,以允许外部源根据等于或大于内部页大小的外部
页大小存取数据。

在1204处,存储器设备识别至少一个存储数据的页。与页相关联的数据可以被布
置成多个ECC字。例如,存储器设备可以被配置为对于每页的多个ECC字中的每一个包括一
个错误校正电路,使得每个电路可以校正与特定ECC字相关联的一个或多个错误。在其它示
例中,存储器设备可以被配置为对于每页每ECC字包括一个I/O盘,使得每个I/O盘可以在每
次存取或对外部系统的输出时从多个ECC字中的每一个接收一位。

在1206处,存储器设备将与多个ECC字中的每一个相关联的数据提供给错误校正
电路。例如,存储器设备可以被配置为使得每个ECC字可以由特定的错误校正电路处理。在
一种特定情况下,存储器设备可以将与每个ECC字相关联的数据提供给对应的错误校正电
路,直到与页相关联的所有数据都存储在高速缓存中。

在1208处,存储器设备将与页相关联的数据存储在高速缓存中。例如,如果存储器
设备被配置为具有多个错误校正电路,则存储器设备可以处理与第一ECC字相关联的数据
并且将与第一ECC字相关联的数据存储在高速缓存中,其中在处理与第一ECC字相关联的数
据之后处理与其它ECC字相关联的数据。以这种方式,每个ECC字可以被处理然后被存储在
高速缓存中,直到与页相关联的所有数据都被存储。

在1210处,存储器设备将与多个ECC字中的每一个相关联的一些数据提供给一组
多个I/O盘。例如,I/O盘的数量可以等于每页的ECC字的数量,并且存储器设备可以将数据
中的与多个ECC字中的每一个相关联的一位提供给多个I/O盘中的一个,作为单次存取的一
部分。以这种方式,可以认为系统级错误校正正交于或独立于由存储器设备执行的错误校
正。例如,每个ECC字可以能够校正单个错误,但是,当ECC字中存在多个错误时,错误可能通
过ECC字传递。然后,如果与存取相关联的数据(例如,由I/O盘一次输出的数据)与多个ECC
字相关联并且在相同ECC字内发生多个错误,则每个错误与不同的存取相关联并且系统级
错误校正能够校正一个ECC字中的所有错误,前提是在其它ECC字中没有错误。

在1212处,存储器设备确定与外部页相关联的数据是否已由I/O盘输出。若否,则
过程1200返回到1210,并且存储器设备将与N个ECC字中的每一个相关联的数据提供给I/O
盘,作为另一次存取的一部分。如果与外部页相关联的数据已被输出,则过程1200前进到
1214,并且存储器设备等待来自外部源的读取或写入命令。

图13示出了示出根据一些实现方式的说明性过程1300的示例流程图。一般而言,
过程1300可以由存储器设备来实现,该存储器设备具有存储器阵列并且对于每页每ECC字
具有至少一个I/O盘,其中存储器阵列存储被布置成每页多个ECC字的数据。在1302处,存储
器设备接收存取等于外部页大小的量的数据的命令。例如,存储器设备可以根据内部页大
小存储数据,但是可以包括一种或多种模式,以允许外部源根据等于或大于内部页大小的
外部页大小存取数据。

在1304处,存储器设备识别存储与外部页相关联的数据的第一页。与页相关联的
数据可以被布置成多个ECC字。例如,存储器设备可以被配置为对于每页的多个ECC字中的
每一个包括一个错误校正电路,使得每个电路可以校正与特定ECC字相关联的一个或多个
错误。在其它示例中,存储器设备可以被配置为对于每页每ECC字包括一个I/O盘,使得每个
I/O盘可以在每次存取或对外部系统的输出时从多个ECC字中的每一个接收一位。

在1306处,存储器设备识别存储与外部页相关联的数据的第二页。同样地,与页相
关联的数据可以被布置成多个ECC字。例如,存储器设备可以被配置为包括数量为每个内部
页的ECC的数量或与外部页相关联的ECC字的数量的两倍的错误校正电路。在其它示例中,
存储器设备可以被配置为对每个内部页的输出进行时分复用,使得存储器设备可以利用一
组错误校正电路来处理第一内部页,并且将与第一内部页相关联的数据存储在高速缓存
中,其中一组错误校正电路的数量等于每个内部页的ECC字的数量。

在1308处,存储器设备将与第一和第二内部页相关联的数据存储在高速缓存中。
例如,存储器设备可以被配置为对第一内部页和第二内部页的处理进行时分复用。例如,在
第一太阳城集团段期间,存储器设备可以将与第一内部页相关联的数据提供给错误校正电路,并
且将数据存储在高速缓存中。然后,在第二太阳城集团段期间,存储器设备可以将与第二内部页相
关联的数据提供给错误校正电路系统,并且将数据存储在高速缓存中。

在1310处,存储器设备将与第一页的多个ECC字中的每一个相关联的一些数据提
供给第一组I/O盘,并且在1312处,存储器设备将与第二页的ECC字中的每一个相关联的一
些数据提供给第二组I/O盘。例如,存储器设备可以将数据中的与第一页的ECC字中的每一
个相关联的一位提供给第一组I/O盘,并且将数据中的与第二页的ECC字中的每一个相关联
的一位提供给第二组I/O盘,作为单次存取的一部分。以这种方式,系统级错误校正可以接
收被组织为单个外部页而不是两个内部页的数据。

此外,可以认为每次存取所应用的系统级错误校正正交于或独立于由存储器设备
执行的错误校正。例如,每个ECC字可以能够校正单个错误,但是,当ECC字中存在多个错误
时,错误可能通过ECC字传递。然后,如果与存取相关联的数据(例如,由I/O盘一次输出的数
据)与多个ECC字相关联并且在相同ECC字内发生多个错误,则错误与不同的存取相关联并
且系统级错误校正能够校正每个错误,前提是在其它ECC字中没有错误。

在1314处,存储器设备确定与外部页相关联的数据是否已由I/O盘输出。若否,则
过程1300返回到1310,并且存储器设备将与外部页(例如,两个内部页)的多个ECC字中的每
一个相关联的数据提供给I/O盘,作为另一次存取的一部分。如果与外部页相关联的数据已
被输出,则过程1300前进到1316,并且存储器设备等待来自外部源的读取或写入命令。

图14示出了示出根据一些实现方式的说明性过程1400的示例流程图。一般而言,
过程1400可以由存储器设备来实现,该存储器设备具有存储器阵列并且对于每ECC字具有
至少一个I/O盘,其中存储器阵列存储被布置成每页多个ECC字的数据。在1402处,存储器设
备接收存取等于外部页大小的量的数据的激活命令。例如,存储器设备可以根据内部页大
小存储数据,但是可以包括一种或多种模式,以允许外部源根据等于或大于内部页大小的
外部页大小存取数据。

在1404,存储器设备识别至少一个存储数据的页。与页相关联的数据可以被布置
成多个ECC字。例如,存储器设备可以被配置为对于每页的多个ECC字中的每一个包括一个
错误校正电路,使得每个电路可以校正与特定ECC字相关联的一个或多个错误。在其它示例
中,存储器设备可以被配置对于每页每ECC字包括一个I/O盘,使得每个I/O盘可以在每次存
取或对外部系统输出时从多个ECC字中的每一个接收一位。

在1406处,存储器设备将与多个ECC字中的每一个相关联的数据提供给错误校正
电路。例如,存储器设备可以被配置为使得每个ECC字可以由特定的错误校正电路处理。在
一种特定情况下,存储器设备可以将与每个ECC字相关联的数据提供给对应的错误校正电
路,直到与页相关联的所有数据都存储在高速缓存中。

在1408处,存储器设备将与页相关联的数据存储在高速缓存中。例如,如果存储器
设备被配置为具有多个错误校正电路,则存储器设备可以处理与第一ECC字相关联的数据,
并且将与第一ECC字相关联的数据存储在高速缓存中,其中在处理与第一ECC字相关联的数
据之后处理与其它ECC字相关联的数据。以这种方式,每个ECC字可以被处理然后被存储在
高速缓存中,直到与页相关联的所有数据都被存储。

在1410处,存储器设备接收与数据相关联的读取命令。例如,外部源可以响应于激
活命令发出存取存储在高速缓存中的数据的读取命令。在其它示例中,存储器设备可以从
外部源接收与数据相关联的写入命令。

在1412处,响应于接收到读取命令,存储器设备可以将与多个ECC字中的每一个相
关联的一些数据提供给一组多个I/O盘。例如,I/O盘的数量可以等于每页的ECC字的数量,
并且存储器设备可以将数据中的与多个ECC字中的每一个相关联的一位提供给多个I/O盘
中的一个,作为单次存取的一部分。以这种方式,可以认为系统级错误校正正交于或独立于
由存储器设备执行的错误校正。例如,每个ECC字可以能够校正单个错误,但是,当ECC字中
存在多个错误时,错误可能通过ECC字传递。在这个示例中,错误校正电路可以每ECC字校正
一个错误。然后,如果与存取相关联的数据(例如,由I/O盘一次输出的数据)与多个ECC字相
关联并且在相同ECC字内发生多个错误,则错误与不同的存取相关联并且系统级错误校正
能够校正两者,前提是在其它ECC字中没有错误。

在1414处,存储器设备输出由外部源作为读取命令的一部分所请求的数据。例如,
存储器设备可以在多轮中输出数据,其中在每轮中,与不同ECC字相关联的数据在每个I/O
盘上输出。在一些情况下,ECC字可以被分配给特定I/O盘,使得特定I/O在每轮期间输出与
相同ECC字相关联的数据。在其它情况下,特定I/O盘可以输出与两个或更多个ECC字相关联
的数据,使得虽然每个I/O盘在每轮期间输出与不同ECC字相关联的数据,但是特定I/O盘可
以输出与两个或更多个ECC字(例如,不同的ECC字)相关联的数据。

虽然已经描述了内部和外部ECC字之间的正交取向,但是应当理解,这种正交取向
可以应用于字或组内一位的错误率与该字或组内的其它位的错误率之间存在相关性的任
何字或组。例如,如果存储了反转位以控制一组位的状态,则每组及相关联的反转位可以与
单个I/O相关联,以实现对于系统ECC的正交性。在其它示例中,每次存取与单个I/O相关联
的每组位可能存在组内位的错误之间的相关性该相关性由于每个位之间的物理位置或物
理接近度而导致。例如,在一些情况下,位置在物理上彼此靠近的存储器阵列的位可能存在
由宇宙辐射、制造缺陷、组装缺陷或在使用期间引入的其它缺陷(诸如字线上的介质击穿)
引起的软错误。

虽然已经用特定于结构化特征的语言描述了主题,但是应当理解在所附权利要求
中定义的主题不必然限于所描述的特定特征。相反,特定特征被公开为实现权利要求的说
明性形式。

关 键 词:
用于 系统 ECC 兼容性 配置
  专利查询网所有资源均是用户自行上传分享,仅供网友学习交流,未经上传用户书面授权,请勿作他用。
太阳城集团本文
本文标题:用于系统级ECC兼容性的ECC字配置.pdf
链接地址:http://zh228.com/p-6059855.html
太阳城集团我们 - 网站声明 - 网站地图 - 资源地图 - 友情链接 - 网站客服客服 - 联系我们

copyright@ 2017-2018 zhuanlichaxun.net网站版权所有
经营许可证编号:粤ICP备17046363号-1 
 


收起
展开
葡京赌场|welcome document.write ('');